[发明专利]一种NMOS晶体管及其制造方法、三维异质集成芯片

说明书

本发明公开了一种NMOS晶体管及其制造方法、三维异质集成芯片，涉及半导体技术领域，用于在制造锗基NMOS晶体管时，降低N型杂质激活温度，防止利用锗基NMOS晶体管作为三维异质集成芯片所包括的上层器件的情况下，引起三维异质集成芯片所包括的底层器件的性能退化，提升三维异质集成芯片的工作性能。所述NMOS晶体管的制造方法包括：在基底上形成鳍状结构。鳍状结构的材质为锗。向鳍状结构所包括源区形成区和漏区形成区内掺杂N型杂质。形成至少覆盖在源区形成区和漏区形成区上的金属层。对形成有鳍状结构和金属层的基底进行低温退火处理，以在源区形成区和漏区形成区内分别形成源区和漏区，在源区上形成第一金属接触层、以及在漏区上形成第二金属接触层。

技术领域

本发明涉及半导体技术领域，尤其涉及一种NMOS晶体管及其制造方法、三维异质集成芯片。

背景技术

在半导体领域，锗材料具有高而对称的载流子率。同时，锗的禁带宽度比硅的禁带宽度小。基于此，当利用锗基衬底制造晶体管时，能够使得晶体管具有更大的驱动电流、更快的开关速度以及更低的驱动电压。并且，锗材料具有天然的低温工艺优势，使得锗基晶体管成为制造三维异质集成芯片所包括的上层器件的首选。

但是，在采用现有的制造方法，且利用锗基NMOS晶体管作为三维异质集成芯片所包括的上层器件的情况下，会引起三维异质集成芯片所包括的底层器件的性能退化。

发明内容

本发明的目的在于提供一种NMOS晶体管及其制造方法、三维异质集成芯片，用于在制造锗基NMOS晶体管时，降低N型杂质激活温度，防止利用锗基NMOS晶体管作为三维异质集成芯片所包括的上层器件的情况下，引起三维异质集成芯片所包括的底层器件的性能退化，提升三维异质集成芯片的工作性能。

为了实现上述目的，本发明提供了一种NMOS晶体管的制造方法，该NMOS晶体管的制造方法包括：

在基底上形成鳍状结构；鳍状结构的材质为锗，鳍状结构包括源区形成区、漏区形成区、以及位于源区形成区和漏区形成区之间的沟道区；

向源区形成区和漏区形成区内掺杂N型杂质；

形成至少覆盖在源区形成区和漏区形成区上的金属层；

对形成有鳍状结构和金属层的基底进行低温退火处理，以在源区形成区和漏区形成区内分别形成源区和漏区，在源区上形成第一金属接触层、以及在漏区上形成第二金属接触层。

与现有技术相比，本发明提供的NMOS晶体管的制造方法中，在基底上形成了材质为锗的鳍状结构。接着在鳍状结构所包括的源区形成区和漏区形成区内掺杂N型杂质。并形成了至少覆盖在源区形成区和漏区形成区上的金属层。基于此，在对形成有鳍状结构和金属层的基底进行低温退火处理的过程中，上述金属层会和与之接触的源区形成区和漏区形成区发生金属锗化反应，从而形成材质为金属锗化物的第一金属接触层和第二金属接触层。同时，在上述金属锗化反应过程中，源区形成区和漏区形成区内的非晶锗会沿着金属锗化物的晶相结晶，利于杂质进入到晶格格点位置，从而实现N型杂质激活。换句话说，在进行低温退火处理时，金属层分别与源区形成区和漏区形成区发生金属锗化反应能够诱导N型杂质激活。并且，N型杂质在金属锗化反应过程中由于雪梨效应会偏析到金属锗化物与锗的界面，从而无须在较高的激活温度下就可以获得源区和漏区，因此当采用本发明提供的NMOS晶体管的制造方法制造三维异质集成芯片所包括的上层器件时，能够防止在较高的激活温度下而引起三维异质集成芯片所包括的底层器件的性能退化，提升三维异质集成芯片的工作性能。

并且，由上述内容可知，本发明提供的NMOS晶体管的制造方法中，对形成有鳍状结构和金属层的基底进行低温退火处理，就能够在源区形成区和漏区形成区分别形成源区和漏区的同时，在源区上形成第一金属接触层、以及在漏区上形成第二金属接触层，而无须为了形成源区和漏区，以及第一金属接触层和第二金属接触层而分别进行退火处理，从而能够简化NMOS晶体管的制造过程，便于NMOS晶体管的制造。