[发明专利]一种源区自对准垂直沟道MOS集成电路单元及其实现方法

说明书

本发明涉及微电子技术和集成电路领域，尤其涉及一种自对准MOSFET结构及其制造方法。基于此前提出的纵向基本单元结构，为了进一步提高集成度，本发明专利提出了一种新型的纵向器件结构的制造工艺和实现方法。由于更多地利用纵向上的空间，也通过源区自对准的特殊工艺，免去了器件表面开孔的面积占用，每个器件在平面维度上几乎只占用了源栅漏电极的有效区域，而不需要多余的面积占用，集成度大大提高。

技术领域

本发明涉及微电子技术和集成电路领域，尤其涉及一种自对准MOSFET结构及其制造方法。

背景技术

从摩尔定律诞生^[1]开始，几十年来，硅基集成电路一直遵循按比例缩小原则^[2]，其功耗随工作电压V_DD的减小而减小^[3]。但随着集成电路技术的发展，硅器件尺寸的日益减小，摩尔定律已无法继续引领电子设备发展的节奏，许多科研工作者开始考虑从其他角度改进集成电路，从而延续摩尔定律。

FinFET，即鳍式场效应晶体管，该项技术由加州大学伯克利分校的胡正明教授于2000年正式发表论文提出^[4]。FinFET的主要特点是，沟道区域是一个被栅极包裹的鳍状半导体，沿源漏方向的鳍的长度，为沟道长度。FinFET沟道一般是轻掺杂甚至不掺杂的，避免了离散的掺杂原子的散射作用，同重掺杂的平面器件相比，载流子迁移率将会大大提高。另外，与传统的平面CMOS相比，FinFET的半环栅鳍形结构增加了栅极对沟道的控制面积，使得栅控能力大大增强，从而可以有效抑制短沟效应，减小亚阈值漏电流。由于短沟效应的抑制和栅控能力的增强，FinFET器件可以使用比传统更厚的栅氧化物，使得FinFET器件的栅漏电流也会减小。FinFET在22nm技术节点后取代了传统的平面CMOS开始被各大芯片生产商选择，目前7nm工艺己经实现量产^[5]，正处于开发5nm^[6]，甚至3nm工艺技术的阶段^[7]。然而，FinFET的结构尽管已经开始利用纵向维度上的空间，但利用的不够，且在导通时只具有三面沟道，还有提升空间。并且为了达到集成电路理想的工作电流，实现速度和性能的提升，在某些情况下，常常需要多个FinFET级联以达到需求。另一方面，其制备工艺依旧依赖多次曝光等方法实现超小尺寸工艺，即在小尺寸下依旧需要较为复杂光刻工艺实现。

随着集成电路器件逐年缩小，开发先进技术的变化成为前所未有的挑战，尤其是对于10nm以下的节点。在半导体加工中，薄膜沉积和等离子刻蚀是重要的步骤，但是它们的传统方法现在面临许多挑战^[8]。分子束外延技术是在半导体工艺中近年来发展起来的一项新技术，它是在超高真空条件下，类似于真空蒸发镀把构成晶体的各个组分和予掺杂的原子(分子)，以一定的热运动速度，按一定的比例从喷射炉中喷射到基片上去进行晶体外延生长而制备单晶膜的一种方法，简称MBE法^[9]。

在平面工艺里，MOSFET在栅与源、漏电极之间存在着两个未被栅极调制(un-gated)的连接区域(L_A)，L_A会形成连接电阻(R_A)。R_A是限制短沟道MOSFET性能的关键因素之一，比如，减小源漏电流(Ids)和跨导(gm)、降低频率性能^[10-14]。为减少R_A(L_A)，平面工艺中将常规光刻工艺改善为栅自对准工艺，可以大大减少L_A。但对于类似FinFET的晶体管结构，常规的平面自对准工艺难以运用到立体的鳍型结构中，即使可以实现也要增加许多复杂的工艺步骤，例如自我校准四重图形技术(SAQP)^[15]。