[发明专利]中央处理器及其制造方法有效
申请号: | 202110256421.0 | 申请日: | 2021-03-09 |
公开(公告)号: | CN113096706B | 公开(公告)日: | 2023-06-16 |
发明(设计)人: | 刘峻 | 申请(专利权)人: | 长江先进存储产业创新中心有限责任公司 |
主分类号: | G11C13/00 | 分类号: | G11C13/00;H10B63/10 |
代理公司: | 北京派特恩知识产权代理有限公司 11270 | 代理人: | 刘鹤;张颖玲 |
地址: | 430014 湖北省武汉市东湖新技术开发区*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 中央处理器 及其 制造 方法 | ||
1.一种中央处理器CPU,其特征在于,包括:
至少一个内核;
与所述内核信号连接的多级缓存器;其中,所述多级缓存器中不同级的缓存器包括相变存储器中不同层的存储单元层;所述相变存储器包括多层堆叠的存储单元层;所述存储单元层包括多个存储单元;每个所述存储单元包括相变存储元件、选通元件、及多个电极;所述相变存储器中对应不同级缓存器的不同层的相变存储单元层的存储速度不同;所述相变存储器中对应不同级缓存器的不同层的存储单元层通过采用晶相不同以使其具有不同的转换速度的相变材料,或者设置不同厚度的相变存储元件来达到存储速度不同;所述转换速度包括所述相变材料的第一状态与第二状态之间的转换速度。
2.根据权利要求1所述的CPU,其特征在于,所述相变存储器包括M层堆叠的存储单元层;所述多级缓存器包括N级缓存器;其中,所述M为大于一的正整数;所述N为大于一的正整数;
若M等于N,所述相变存储器中M个不同层的存储单元层分别对应所述N级缓存器中N个不同级的缓存器;
若M大于N,所述相变存储器中J个不同层的存储单元层对应所述N级缓存器中第N级的缓存器;其中,J=M-N+1;
若M小于N,所述相变存储器中M个不同层的存储单元层分别对应所述N级缓存器中第K级至第N级的缓存器;其中,K=N-M+1。
3.根据权利要求2所述的CPU,其特征在于,所述M为四,且所述N为三;
所述相变存储器中位于底部的第一存储单元层用于作为所述N级缓存器中的第一级缓存器;所述相变存储器中位于所述第一存储单元层上的第二存储单元层用于作为所述N级缓存器中的第二级缓存器;所述相变存储器中位于所述第二存储单元层上的第三存储单元层及第四存储单元层用于作为所述N级缓存器中的第三级缓存器。
4.根据权利要求3所述的CPU,其特征在于,所述第一存储单元层中存储单元的相变材料包括二元相变材料;所述第二存储单元层中存储单元的相变材料包括未掺杂的三元相变材料;所述第三存储单元层中存储单元的相变材料包括具有掺杂元素的三元相变材料。
5.根据权利要求4所述的CPU,其特征在于,所述第一存储单元层中存储单元采用的相变材料包括锑碲;所述第二存储单元层中存储单元采用的相变材料包括锗锑碲;所述第三存储单元层及第四存储单元层中存储单元采用的相变材料包括掺杂氮元素的锗锑碲。
6.根据权利要求2所述的CPU,其特征在于,所述M为二,且所述N为三;
所述相变存储器中位于底部的第五存储单元层用于作为所述N级缓存器中的第二级缓存器;所述相变存储器中位于所述第五存储单元层上的第六存储单元层用于作为所述N级缓存器中的第三级缓存器。
7.一种CPU的制造方法,其特征在于,包括:
在衬底上分别形成CPU的内核、所述CPU的多级缓存器的外围电路;其中,所述内核与所述多级缓存器信号连接;所述多级缓存器中不同级的缓存器包括相变存储器的存储单元阵列中不同层的存储单元层;所述存储单元阵列包括多层堆叠的存储单元层;所述存储单元层包括多个存储单元;每个所述存储单元包括相变存储元件、选通元件、及多个电极;所述相变存储器中对应不同级缓存器的不同层的相变存储单元层的存储速度不同;所述相变存储器中对应不同级缓存器的不同层的存储单元层通过采用晶相不同以使其具有不同的转换速度的相变材料,或者设置不同厚度的相变存储元件来达到存储速度不同;所述转换速度包括所述相变材料的第一状态与第二状态之间的转换速度;
在所述衬底上形成第一层金属互连层,所述外围电路与所述相变存储器的存储单元阵列经所述第一层金属互连层电连接;
在所述第一层金属互连层上形成所述存储单元阵列;
形成第二层金属互连层,所述多级缓存器经所述第二层金属互连层电连接至外部器件。
8.根据权利要求7所述的方法,其特征在于,形成所述存储单元阵列,包括:
采用逐层堆叠的方式依次形成多层堆叠的存储单元模块;其中,每一层存储单元模块的制造方法包括:
形成第一地址线层;
在所述第一地址线层上形成存储单元层;
在所述存储单元层上形成第二地址线层;其中,所述第一地址线层和所述第二地址线层平行;所述第一地址线层的地址线与所述第二地址线层的地址线互相垂直;所述存储单元层中的每一存储单元与所述第一地址线层的地址线和第二地址线层的地址线均垂直。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江先进存储产业创新中心有限责任公司,未经长江先进存储产业创新中心有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110256421.0/1.html,转载请声明来源钻瓜专利网。