[发明专利]使用主机总线适配器在自动化测试设备中提供协议灵活性

说明书

本文涉及使用主机总线适配器在自动化测试设备中提供协议灵活性。自动化测试设备(ATE)系统包括：通信地耦合到测试器处理器的系统控制器，其中系统控制器用于向测试器处理器发送指令，并且其中测试器处理器用于根据指令来生成命令和数据以协调对多个被测器件(DUT)的测试。系统还包括FPGA，该FPGA被编程以支持通信地耦合到测试器处理器的第一协议，该FPGA包括至少一个硬件加速器电路，它们用于透明地从测试器处理器内部生成命令和数据以测试多个DUT中的DUT。此外，系统包括具有协议转换器模块的总线适配器，该协议转换器模块用于先将从FPGA接收到的与第一协议相关联的信号转换为与第二协议相关联的信号，然后再向DUT发信号送，其中DUT使用第二协议进行通信。

相关申请的交叉引用

本申请是于2018年3月7日提交的标题为“A TEST ARCHITECTURE WITH A FPGABASED TEST BOARD TO SIMULATE A DUT OR END-POINT(具有用于仿真DUT或端点的基于FPGA的测试板的测试架构)”、发明人为Duane Champoux和Mei-Mei Su、代理人案卷号为ATST-JP0090.P1的美国专利申请号15/914,553的部分继续申请，而该美国专利申请又是于2013年2月21日提交的标题为“A TEST ARCHITECTURE HAVING MULTIPLE FPGA BASEDHARDWARE ACCELERATOR BLOCKS FOR TESTING MULTIPLE DUTS INDEPENDENTLY(具有用于独立测试多个DUT的多个基于FPGA的硬件加速器块的测试架构)”、发明人为Gerald Chan、Eric Kushnick、Mei-Mei Su和Andrew Niemic、代理人案卷号为ATST-JP009的美国专利申请号13/773,569的部分继续申请0。这两个申请的全部内容通过引用并入本文以用于所有目的。

本申请还要求享有于2020年3月12日提交的标题为“USE OF HOST BUS ADAPTERTO PROVIDE PROTOCOL FLEXIBILITY USED IN COMBINATION WITH FPGA WITH FULLACCELERATION FOR TESTING(使用与具有用于测试的全加速的FPGA结合使用的主机总线适配器提供协议灵活性)”，其案卷号为ATSY-0090-00.00US的美国临时申请62/988,612的优先权。将上面所列的每一项申请的全部内容通过引用并入本文以用于所有目的，就像它们的全部内容完全地在本文记载一样。

技术领域

本公开总体上涉及电子设备测试系统的领域，并且更具体地，涉及用于测试被测器件(DUT)的电子设备测试设备的领域。

背景技术

自动化测试设备(ATE)可以是对半导体器件或电子组装件执行测试的任何测试组装件。ATE组装件可用于执行快速进行测量并生成然后可被分析的测试结果的自动化测试。ATE组装件可以是从与仪表耦合的计算机系统到复杂的自动化测试组装件的任何设备，该复杂的自动化测试组装件可以包括定制的专用计算机控制系统和能够自动地测试电子部件和/或进行半导体晶圆测试(例如，片上系统(SOC)测试或集成电路测试)的许多不同测试仪器。ATE系统既减少了为确保设备功能如设计那样运行而花费在测试设备上的时间量，又充当一种诊断工具，用以在给定设备到达消费者之前确定该设备内的故障组件的存在。