[发明专利]一种钨复合膜层及其生长方法、单片3DIC

说明书

本发明涉及一种钨复合膜层及其生长方法、单片3DIC，属于半导体制造技术领域，解决了现有方法生长的钨应力大，导致单晶硅层起皱的问题。钨复合膜层位于半导体衬底上，包括靠近半导体衬底侧的第一膜层和远离半导体衬底侧的第二膜层；第一膜层和第二膜层的应力方向相反；第一膜层的应力为压应力，第二膜层的应力为张应力；第一膜层包括多个膜层。钨复合膜层的生长方法，包括：在半导体衬底上生长第一膜层；在第一膜层上生长与第一膜层的应力方向相反的第二膜层本发明实现了钨复合膜层的低应力化。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种钨复合膜层及其生长方法、单片3DIC。

背景技术

随着摩尔定律逐渐接近瓶颈，之前靠半导体工艺制程缩小来实现芯片性能提升的做法已经越来越困难。为了解决这一问题，半导体行业提出了使用高级封装配合异构计算的方法来继续提升芯片系统性能。传统的通用型芯片试图使用一块通用处理器去解决所有应用问题，因此在摩尔定律接近失效处理器性能增长变慢的今天难以满足应用的需求；而在高级封装配合异构计算的范式下，多块芯片紧密集成在一个封装内，每块芯片都针对专门应用量身定制，因此能高效且有针对性地处理应用，从而满足应用场景的需求。

使用3DIC可以将多块芯片堆叠在一起，并且使用TSV技术来实现芯片间高速高效数据通信。当使用3DIC的时候，芯片间的距离较近，互联线密度较大且可以实现高速信号传输，因此通过把处理器芯片和内存芯片封装在一起可以实现处理器-内存的高速互联，从而解决内存存取瓶颈(内存墙)问题，大大提升芯片系统的整体性能。

在单片3DIC的制造方法中，金属互联通常需要钨，即钨塞工艺，钨塞工艺是底层和顶层都需要的。传统的钨塞工艺是用CVD方法制作的。CVD方法制作的钨，优点是填充效果好，缺点是应力不可控，它的应力只和设备相关，设备型号决定了应力的大小及方向。

CVD生长方法生长的钨应力通常几个GPa，这种应力下对普通的IC不是问题，但对于单片3DIC来说，过大的应力会导致键合的单晶硅层起皱，甚至起皮、破损，这是不能被接受的。

发明内容

鉴于上述的分析，本发明旨在提供一种钨复合膜层及其生长方法、单片3DIC，用以解决现有方法生长的钨应力大，导致单晶硅层起皱的问题。

本发明的目的主要是通过以下技术方案实现的：

一方面，本发明提供了一种钨复合膜层，所述钨复合膜层位于所述半导体衬底上，包括靠近半导体衬底侧的第一膜层和远离半导体衬底侧的第二膜层；所述第一膜层和所述第二膜层的应力方向相反。

基于上述钨复合膜层的进一步改进，所述第一膜层的应力为压应力，所述第二膜层的应力为张应力。

基于上述钨复合膜层的进一步改进，所述第一膜层包括多个膜层。

另一方面，本发明还提供了一种单片3DIC，包括底层电路和顶层电路，所述底层电路和所述顶层电路之间含有层间介质；所述底层电路和/或所述顶层电路包括半导体衬底和位于所述半导体衬底上的复合膜层，按照距离半导体衬底由近及远的顺序，所述复合膜层包括粘附层、阻挡层和上述的钨复合膜层。

此外，本发明还提供了一种钨复合膜层的生长方法，包括：

在半导体衬底上生长第一膜层；

在第一膜层上生长与第一膜层的应力方向相反的第二膜层。

基于上述生长方法的进一步改进，采用原子层淀积(ALD)方式在第一膜层上生长第二膜层。

基于上述生长方法的进一步改进，所述在半导体衬底上生长第一膜层包括：采用溅射方式和原子层淀积(ALD)方式在半导体衬底上生长第一膜层。

基于上述生长方法的进一步改进，所述采用溅射方式和原子层淀积(ALD)方式在半导体衬底上生长第一膜层包括：