[发明专利]一种集成电路版图布线中引脚访问方法及装置

说明书

本发明提供了一种集成电路版图布线中引脚访问方法及装置，包括：获取电路网表的每个线网；构建每个线网的最小生成树；根据最小生成树和可用金属层数，确定线网的引脚连接关系，线网的引脚连接关系包括哪些引脚之间存在连接以及在哪个金属层实现该连接；根据所有线网的引脚连接关系，确定所有引脚的出线方向。本发明不以传统算法的芯片PPA优化为目标，而是服务于芯片后端物理设计的流程全自动化和可完成性这个目标，通过在具体布线前全局考虑、设计引脚访问方案，可以提高布线成功率和引脚访问的效率。

技术领域

本发明涉及EDA设计技术领域，尤指一种集成电路版图布线中引脚访问方法及装置。

背景技术

集成电路(IC，又称芯片)设计包括芯片前端设计和后端设计。芯片前端设计产生电路的逻辑网表，后端设计将电路的逻辑网表通过EDA(电子设计自动化)设计工具进行布局、布线和物理验证并最终产生供制造用的GDSII数据。

布局用于在版图上给标准单元、宏模块等分配物理位置。布局之后是布线。布线用于决定连接这些标准单元、宏模块之间所需连线的确切设计。布线步骤在遵循制造工艺的规则和限制的同时，实施所有所需的连接。

随着超大规模集成电路向深亚微米、纳米推进，集成电路的规模越来越大，芯片后端的物理设计复杂度不断增大。由于引脚密度越来越高、布线路径数量有限，以及来自多图案化光刻技术(multiple patterning lithography)带来的复杂DFM规则/约束，而且每个引脚的访问点都受到限制并且彼此干扰，所以引脚访问问题是芯片后端物理设计面临的最具挑战性的问题之一。

现存的引脚访问方案有以下两大问题：(1)缺乏对整个后端布线的全局观考量，只考虑引脚访问的局部问题，所以很多时候会导致即使局部的引脚访问看似成功，但是流程后面的详细布线(Detail Route)也不能完成；(2)通常引脚访问是在网格上进行，对于不在网格上的引脚必须做特殊处理，计算的开销很大，甚至引脚根本出不来从而导致整个布线的失败。

发明内容

本发明的目的之一是为了克服现有技术中存在的至少一种不足，提供一种集成电路版图布线中引脚访问方法及装置。

本发明提供的技术方案如下：

一种集成电路版图布线中引脚访问方法，包括：获取电路网表的每个线网；构建每个线网的最小生成树；根据所述最小生成树和可用金属层数，确定所述线网的引脚连接关系，所述线网的引脚连接关系包括哪些引脚之间存在连接以及在哪个金属层实现所述连接；根据所有线网的引脚连接关系，确定所有引脚的出线方向。

进一步地，所述构建每个线网的最小生成树包括：找到所述线网中每个引脚的角点；根据引脚的角点计算出每两个引脚之间的最短距离，将所述最短距离作为所述两个引脚间的距离；根据所述线网中所有引脚间的距离，采用直线最小生成树RMST算法构建所述线网的最小生成树。

进一步地，所述的根据所述最小生成树和可用金属层数，确定所述线网的引脚连接关系，包括：根据所述最小生成树和可用金属层数，构建一个高度不高于所述可用金属层数的目标平衡多叉树；根据所述目标平衡多叉树确定所述线网的引脚连接关系。

进一步地，所述的构建一个高度不高于所述可用金属层数的目标平衡多叉树包括：构建一个高度不高于所述可用金属层数，且线长在各金属层基本均匀的目标平衡多叉树。

进一步地，所述的构建一个高度不高于所述可用金属层数，且线长在各金属层基本均匀的目标平衡多叉树，包括：获取高度不高于所述可用金属层数，且线长在各金属层基本均匀的若干平衡多叉树；从所述平衡多叉树中优选第一层实现的连接数多的平衡多叉树作为目标平衡多叉树。