[发明专利]一种三端可控型忆阻器模拟电路

权利要求书

1.一种三端可控型忆阻器模拟电路，其特征在于，包括正向滞回控制模块U₁，反向滞回控制模块U₂，非易失控制模块U₃，电压比例控制模块U₄，电流转换模块U₅，正向滞回控制模U₁块和反向滞回控制模块U₂相连，用于实现忆阻器的双向滞回特性曲线；非易失控制模块U₃与电压比例控制模块U₄相连，电压比例控制模块U₄输出端与电流转换模块U₅相连；其中，非易失控制模块U₃进一步分为积分电路U_3-1和阻值转换电路U_3-2，用于实现非易失特性及阻值转换特性；电压比例控制模块U₄用于产生与忆阻器电流成正比的电压；电流转换模块U₅分别与电压比例控制模块U₄、正向滞回控制模块U₁和反向滞回控制模块U₂相连，用于将电压比例控制模块U₄输出的电压转变为电流以此保证忆阻器AB两端具有相同的电流；

所述正向滞回控制模块U₁包括第一二极管D₁，第一晶体管Q₁、第二晶体管Q₂，第一电阻R₁、第七电阻R₇、第八电阻R₈、第九电阻R₉、第十电阻R₁₀；第一二极管D₁的正端接入输入信号并与第二二极管D₂的负端和电流转换模块U₅的运算放大器U_5-1的第5引脚相连，第一二极管D₁的负端连接第一电阻R₁的一端；第一电阻R₁的另一端连接第七电阻R₇的一端和第九电阻R₉的一端；第九电阻R₉的另一端连接第十电阻R₁₀的一端和第一晶体管Q₁的基极；第八电阻R₈一端连接第一晶体管Q₁的集电极和第二晶体管Q₂的基极，第八电阻R₈的另一端连接第一直流电压源V_ctr的正端，第一直流电压源V_ctr的负端接地，V_ctr作为三端可控型忆阻器的阈值/阻态控制端；第七电阻R₇的另一端连接第二晶体管Q₂的集电极；

所述反向滞回控制模块U₂包括第二二极管D₂，第三晶体管Q₃、第四晶体管Q₄，第二电阻R₂、第三电阻R₃、第四电阻R₄、第五电阻R₅和第六电阻R₆，第二直流电压源V₂；第二二极管D₂的正端连接第二电阻R₂的一端，第二二极管D₂的负端与第一二极管D₁的正极相连；第二电阻R₂的另一端连接第三电阻R₃和第五电阻R₅的一端；第三电阻R₃的另一端连接第六电阻R₆和第三晶体管Q₃的基极；第四电阻R₄一端连接第三晶体管Q₃的集电极和第四晶体管Q₄的基极，第四电阻R₄的另一端连接第二直流电压源V₂的正端，第二直流电压源V₂负端接地；第五电阻R₅的另一端连接第四晶体管Q₄的集电极；第十电阻R₁₀的另一端、第六电阻R₆的另一端和第一晶体管Q₁的发射极、第二晶体管Q₂的发射极、第三晶体管Q₃的发射极、第四晶体管Q₄的发射极与第十一电阻R₁₁的一端和电压比例控制模块U₄的乘法器第1引脚相连；

所述非易失控制模块U₃采用TL084为主要器件：其中积分电路U_3-1中包含第十一电阻R₁₁、第十二电阻R₁₂和第一电容C₁；阻值转换电路U_3-2中包含电阻第十三电阻R₁₃、第十四电阻R₁₄、第十五电阻R₁₅、第十六电阻R₁₆、第十七电阻R₁₇、第十八电阻R₁₈、第十九电阻R₁₉，第三直流电压源V_S；TL084的第4引脚接+15V、第11引脚接-15V作为芯片的驱动电压，第3引脚接地，第2引脚分别与第十一电阻R₁₁的另一端、第十二电阻R₁₂的一端和第一电容C₁的一端相连，第1引脚分别与第一电容C₁的另一端、第十二电阻R₁₂的另一端相连，第5引脚分别与第十三电阻R₁₃的一端和第十四电阻R₁₄的一端相连，第6引脚直接与第1引脚相连，第7引脚分别与第十四电阻R₁₄的另一端和第十七电阻R₁₇的一端相连，第8引脚与电压比例控制模块U₄的乘法器第3引脚和第十六电阻R₁₆的一端相连，第十三电阻R₁₃的另一端接地，第9引脚分别与第十六电阻R₁₆的另一端、第十五电阻R₁₅的一端相连，第10引脚分别与第十七电阻R₁₇的另一端、第十八电阻R₁₈的一端、第十九电阻R₁₉的一端相连，第十八电阻R₁₈的另一端接第三直流电压源V_S的正端，第三直流电压源V_S负端接地，第十九电阻R₁₉的另一端直接接地，第十五电阻R₁₅的另一端直接接地；

所述的电压比例控制模块U₄采用型号为AD633AN的乘法器为主要器件：其中，还包括第二十电阻R₂₀、第二十一电阻R₂₁；乘法器AD633AN的第8引脚接+15V、第5引脚接-15V作为芯片的驱动电压，第2引脚、第4引脚接地，第7引脚与第二十电阻R₂₀的一端相连，第6引脚分别与第二十电阻R₂₀的另一端、第二十一电阻R₂₁的一端相连，第二十一电阻R₂₁的另一端接地；

所述电流转换模块U₅包括两个型号为AD844的运算放大器U_5-1、U_5-2，U_5-1、U_5-2的第7引脚接+15V、第4引脚接-15V作为芯片的驱动电压；U_5-1的第2引脚和U_5-2的第2引脚相连，U_5-1的第3引脚与电压比例控制电路U₄的第二十电阻R₂₀的另一端、第二十一电阻R₂₁的一端、乘法器AD633AN的第6引脚相连，U_5-1的第3引脚接地；U_5-1的第5引脚接输入信号作为三端可控型忆阻器的输入端，U_5-2的第5引脚直接接地作为三端可控型忆阻器的输出端。