[发明专利]单神经元的时滞神经网络混沌电路

权利要求书

1.单神经元的时滞神经网络混沌电路，其特征在于：包括神经元电路，能以单神经元结构实现混沌振荡；其中，神经元电路包括激活函数电路模块HB1和HB12，激活函数电路模块HB1中包含分段模块HB2、HB3、HB4、HB5、HB6，激活函数电路模块HB12中包含分段模块HB7、HB8、HB9、HB10、HB11；该神经元电路实现状态电压x的积分迭代：

其中A、B表示系数，f()表示激活函数，τ表示时延，t表示时刻。

2.根据权利要求1所述的单神经元的时滞神经网络混沌电路，其特征在于：所述神经元电路中，输入端分别接入到电阻R11、激活函数电路模块HB1输入端、延迟器件A1输入端；电阻R11另一端接于运算放大器U2反相输入端，在运算放大器U2反相输入端与输出端之间并联电阻R12，构成反相放大器；激活函数电路模块HB1输出端串联电阻R5接入运算放大器U1反相输入端，在运算放大器U1反相输入端和输出端之间并联电阻R7，构成反相放大器；延迟器件A1输出端与激活函数电路模块HB12输入端相接；运算放大器U2输出端串联电阻R1接入到运算放大器U3反相输入端，运算放大器U1串联电阻R2接入到运算放大器U3反相输入端，激活函数电路模块HB12输出端串联电阻R3接入到运算放大器U3反相输入端；运算放大器U3反相输入端和输出端之间并联电容C1，运算放大器U3输出端串联电阻R6接入到运算放大器U8反相输入端，U8反相输入端和输出端之间并联电阻R9，运算放大器U8输出端接神经元电路输出端；运算放大器U1、U2、U3同相输入端均接地。

3.根据权利要求1所述的单神经元的时滞神经网络混沌电路，其特征在于：所述激活函数电路模块HB1和HB12结构相同；其模块输入端串联电阻R112 接入到运算放大器U51反相输入端；运算放大器U51反相输入端和输出端之间并联电阻R110，其输出端分别接到分段模块HB2、HB3、HB4、HB5、HB6的输入端x端口；分段模块HB2输入端up端口接直流电压-3V，输入端down端口接直流电源-5V，分段模块HB3输入端up端口接直流电压-1V，输入端down端口接直流电源-3V，分段模块HB4输入端up端口接直流电压1V，输入端down端口接直流电源-1V，分段模块HB5输入端up端口接直流电压3V，输入端down端口接直流电源1V，分段模块HB6输入端up端口接直流电压5V，输入端down端口接直流电源3V；分段模块HB2输出端fx端口串联电阻R55接到运算放大器U9反相输入端；分段模块HB3输出端fx端口串联电阻R52接到运算放大器U26反相输入端，运算放大器U26反相输入端和输出端之间并联电阻R56，运算放大器U26输出端串联电阻R57接到运算放大器U9反相输入端；分段模块HB4输出端fx端口串联电阻R58接到运算放大器U9反相输入端；分段模块HB5输出端fx端口串联电阻R51接到运算放大器U27反相输入端，运算放大器U27反相输入端和输出端之间并联电阻R53，运算放大器U27输出端串联电阻R54接到运算放大器U9反相输入端；分段模块HB6输出端fx端口串联电阻R59接到运算放大器U9反相输入端；运算放大器U9反相输入端和输出端之间并联电阻R50，运算放大器U9输出端接激活函数电路模块输出端fx；运算放大器U9、U51、U26、U27同相输入端均接地。

4.根据权利要求1所述的单神经元的时滞神经网络混沌电路，其特征在于：所述分段模块结构都相同；分段模块的输入端up端口串联电阻R18接入到运算放大器U6反相输入端，输入端down端口串联电阻R19接入到运算放大器U6反相输入端，运算放大器U6反相输入端和输出端之间并联电阻R20，运算放大器U6输出端接电阻R23的一端；输入端x端口串联电阻R25接到运算放大器U4反相输入端，运算放大器U4反相输入端和输出端之间并联电阻R8；电阻R23另一端分别接电阻R26和R24的一端，电阻R26另一端接运算放大器U4反相输入端，电阻R24另一端接地；运算放大器U4输出端分别接到运算放大器U5同相输入端和继电器K1电极的一端；运算放大器U4、U6同相输入端均接地；运算放大器U5反相输入端接-1V直流电压源，运算放大器U5输出端接继电器K1线圈的一端，继电器K1线圈另一端接地；继电器K1电极的一端分别接运算放大器U7反相输入端和继电器K2电极一端；运算放大器U7同相输入端接1V直流电压源，U7输出端接继电器K2线圈的一端，继电器K2线圈的另一端接地，继电器K2电极的另一端接模块输出端gx。