[发明专利]一种并联MOSFET的高频电路驱动电路

权利要求书

1.一种并联MOSFET的高频电路驱动电路，其特征在于，所述驱动电路包括：

驱动信号产生模块、脉冲隔离模块和脉冲处理模块；

所述驱动信号产生模块的输出端与所述脉冲隔离模块的输入端连接，所述驱动信号产生模块用于产生方向相反、幅值相等且同时带死区的两路高频驱动信号，并输出给所述脉冲隔离模块；

所述脉冲隔离模块的输出端与所述脉冲处理模块的输入端连接，所述脉冲处理模块的输出端连接并联连接的多个MOSFET的栅极。

2.根据权利要求1所述的并联MOSFET的高频电路驱动电路，其特征在于，所述驱动信号产生模块采用FPGA芯片，所述脉冲隔离模块采用SI8271芯片。

3.根据权利要求1所述的并联MOSFET的高频电路驱动电路，其特征在于，所述脉冲处理模块包括脉冲缓冲器、功率器件驱动器和驱动电路；

所述脉冲缓冲器的输入端与所述脉冲隔离模块的输出端连接，所述脉冲缓冲器的输出端与所述功率器件驱动器的输入端连接，所述功率器件驱动器的输出端与所述驱动电路的输入端连接，所述驱动电路的输出端连接并联连接的多个MOSFET的栅极。

4.根据权利要求3所述的并联MOSFET的高频电路驱动电路，其特征在于，所述脉冲缓冲器采用CD4041芯片，所述功率器件驱动器采用IDX-609芯片或IXDD-614YI芯片。

5.根据权利要求3所述的并联MOSFET的高频电路驱动电路，其特征在于，所述驱动电路包括齐纳二极管DZ1、齐纳二极管DZ2、P沟道MOS管Q1、N沟道MOS管Q2、电阻R11和电阻R27；

齐纳二极管DZ1的阳极和齐纳二极管DZ2的阴极均与所述功率器件驱动器的输出端连接；齐纳二极管DZ1的阴极与P沟道MOS管Q1的栅极连接，齐纳二极管DZ2的阳极与N沟道MOS管Q2的栅极连接；

P沟道MOS管Q1的源极连接电源的正极，P沟道MOS管Q1的漏极与电阻R11的一端连接，N沟道MOS管Q2的源极连接地线，N沟道MOS管Q2的漏极与电阻R27的一端连接；

电阻R11的另一端和电阻R27的另一端均与并联连接的多个MOSFET的栅极连接。

6.根据权利要求1所述的并联MOSFET的高频电路驱动电路，其特征在于，所述驱动电路还包括故障检测模块，所述故障检测模块包括正序电压检测电路、负序电压检测电路和故障信号生成电路；

所述正序电压检测电路的多个输入端分别与所述并联连接的多个MOSFET的栅极连接，所述正序电压检测电路的输出端与所述故障信号生成电路的输入端连接；

所述负序电压检测电路的输入端与并联连接的多个MOSFET的漏极连接，所述负序电压检测电路的输出端与所述故障信号生成电路的输入端连接；

所述故障信号生成电路的输出端与驱动信号产生模块的输入端连接。

7.根据权利要求6所述的并联MOSFET的高频电路驱动电路，其特征在于，所述正序电压检测电路包括多个检测支路、比较器U2A、指示灯DL2和二极管D41；

电源的正极经串联连接的电阻R50、电阻R51和二极管D40后连接至所述比较器U2A的第一输入端，每个所述检测支路的输出端连接至电阻R50与电阻R51的连接点；

电源的正极与电阻R54的一端连接，电阻R54的另一端与电阻R55的一端和比较器U2A的第二输入端共点连接；

指示灯DL2的阳极与电源的正极连接，指示灯DL2的阴极与电阻R63的一端连接，电阻R63的另一端与比较器U2A的输出端连接；

比较器U2A的输出端还与二极管D41的阴极连接，二极管D41的阳极与所述故障信号生成电路的输入端连接。

8.根据权利要求7所述的并联MOSFET的高频电路驱动电路，其特征在于，所述检测支路包括两个二极管；

两个所述二极管的阳极相互连接，相互连接的连接点作为所述检测支路的输出端，两个所述二极管的阴极分别与并联连接的两个MOSFET的栅极连接。