[发明专利]一种半导体器件及其制造方法

说明书

本发明公开了一种半导体器件及其制造方法，涉及半导体技术领域，用于在确保第一晶体管和第二晶体管所具有的阈值电压不同的情况下，简化半导体器件的制造过程，提高半导体器件的良率和性能。所述半导体器件包括：衬底、缓冲层、第一晶体管和第二晶体管。缓冲层形成在衬底上。第一晶体管形成在缓冲层上。第二晶体管形成在第一晶体管上。第二晶体管和第一晶体管的导电类型不同。第二晶体管和第一晶体管均为环栅晶体管。第二晶体管所包括的第二沟道区和第一晶体管所包括的第一沟道区的材质均为锗硅，且第二沟道区和第一沟道区中锗的含量不同。本发明提供的半导体器件的制造方法用于制造所述半导体器件。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制造方法。

背景技术

在实际的互补场效应晶体管器件(Complementary Field Effect Transistor，可缩写为CFET)的制造过程中，通常会在CFET器件所包括的NMOS(N-Metal-Oxide-Semiconductor，可缩写为N型金属-氧化物-半导体)晶体管和PMOS(P-Metal-Oxide-Semiconductor，可缩写为P型金属-氧化物-半导体)晶体管所包括的沟道区的外周形成不同厚度或不同材料的栅堆叠结构，以使得NMOS晶体管和PMOS晶体管具有不同的阈值电压。

但是，通过在NMOS晶体管和PMOS晶体管所包括的沟道区的外周形成不同厚度或不同材料的栅堆叠结构，来使得NMOS晶体管和PMOS晶体管具有不同的阈值电压的方法，使得半导体器件的良率降低。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，用于在确保第一晶体管和第二晶体管所具有的阈值电压不同的情况下，简化半导体器件的制造过程，提高半导体器件的良率和性能。

为了实现上述目的，本发明提供了一种半导体器件，该半导体器件包括：衬底，

形成在衬底上的缓冲层；

形成在缓冲层上的第一晶体管；

以及形成在第一晶体管上的第二晶体管；第二晶体管和第一晶体管的导电类型不同；第二晶体管和第一晶体管均为环栅晶体管；第二晶体管所包括的第二沟道区和第一晶体管所包括的第一沟道区的材质均为锗硅，且第二沟道区和第一沟道区中锗的含量不同。

与现有技术相比，本发明提供的半导体器件中，第一晶体管与形成在其上的第二晶体管的导电类型不同。并且，第一晶体管所包括的第一沟道区和第二晶体管所包括的第二沟道区的材质均为锗硅，且第二沟道区和第一沟道区中锗的含量不同。基于此，因同为锗硅材质、且锗含量不同的沟道区具有不同的载流子迁移率和导电性能，故在第一沟道区和第二沟道区同为锗硅材质、且锗含量不同的情况下，利于第一晶体管和第二晶体管获得不同的阈值电压。基于此，在制造本发明提供的半导体器件的过程中，只需通过在缓冲层上形成上述第一沟道区、以及在第一沟道区的上方形成上述第二沟道区的方式，就可以使得第一晶体管和第二晶体管具有不同的阈值电压，无须通过回刻和多次淀积的方式在不同晶体管所包括的沟道区的外周形成不同厚度或材料的栅堆叠结构，从而能够简化半导体器件的制造过程。