[发明专利]存储器件和具有存储器件的存储系统

权利要求书

1.一种存储器件，包括：

存储区域，被配置成存储数据；

数据输入/输出部，被配置成通过外部总线接收和输出数据；

输入/输出缓冲部，耦接在所述存储区域和所述数据输入/输出部之间，所述输入/输出缓冲部被配置成存储从所述存储区域输出的数据；以及

第一内部数据传输线，在所述存储区域和所述输入/输出缓冲部之间提供数据传输路径并且具有大于所述外部总线的带宽的第一带宽，

其中，通过所述第一内部数据传输线在所述存储区域和所述输入/输出缓冲部之间的数据传输在第一操作模式中使用所述第一带宽的一部分执行，而在第二操作模式中使用所述第一带宽的全部执行。

2.根据权利要求1所述的存储器件，

其中，所述存储区域包括多个矩阵区；

其中，所述多个矩阵区中的每个包括存储单元阵列和具有输入线和输出线的感测/放大电路，所述存储单元阵列具有分别设置在多个行和多个列的交叉点处的多个存储单元；以及

其中，感测/放大电路被配置成在所述第一操作模式和所述第二操作模式中响应于激活命令而接收所述多个行之中的由行地址指定的选定行中的所有列的数据，被配置成在所述第一操作模式中响应于读取命令而输出所述多个列之中的由列地址指定的选定列的数据，以及被配置成在所述第二操作模式中响应于所述读取命令而输出所述选定行中的所有列的数据。

3.根据权利要求2所述的存储器件，还包括：

行解码器，被配置成接收所述激活命令和所述行地址以激活由所述行地址指定的选定行；以及

列解码器，被配置成在所述第一操作模式中接收所述读取命令和所述列地址以激活由所述列地址指定的选定列，以及被配置成在所述第二操作模式中接收所述读取命令以激活所述选定行中的所有列。

4.根据权利要求1所述的存储器件，

其中，所述存储区域被配置成：在所述第一操作模式中，通过所述第一内部数据传输线输出由行地址指定的选定行中的所有列的数据之中的由列地址指定的选定列的数据；以及

其中，所述存储区域被配置成：在所述第二操作模式中，通过第一内部数据传输线输出由所述行地址指定的选定行中的所有列的数据。

5.根据权利要求4所述的存储器件，

其中，所述存储区域包括K个矩阵区，其中，K是等于或大于2的自然数；

其中，K个矩阵区中的每个具有M个行和与所述M个行相交的N个列，其中，M是等于或大于2的自然数，并且N是等于或大于2的自然数；

其中，所述第一内部数据传输线的第一带宽是K×N比特位；

其中，在所述第一操作模式中仅使用所述第一内部数据传输线的K比特位，而在第二操作模式中使用所述第一内部数据传输线的K×N比特位的全部。

6.根据权利要求1所述的存储器件，

其中，所述存储区域包括K个矩阵区，其中，K是等于或大于2的自然数；

其中，每个矩阵区具有M个行和与所述M个行相交的N个列，其中，M是等于或大于2的自然数，并且N是等于或大于2的自然数；以及

其中输入/输出缓冲部包括：

多个缓冲存储器，被配置成分别存储从所述多个矩阵区输出的数据；以及

选择/输出部，被配置成接收从所述多个缓冲存储器输出的数据以及顺次输出从所述多个缓冲存储器输出的数据。

7.根据权利要求6所述的存储器件，

其中，所述多个缓冲存储器中的每个被配置成在所述第一操作模式中接收和存储从所述多个矩阵区中的一个矩阵区输出的1比特位数据，以及被配置成在所述第二操作模式中接收和存储从所述多个矩阵区中的一个矩阵区输出的N比特位数据；

其中，所述多个缓冲存储器被配置成在所述第一操作模式中输出K比特位数据，以及被配置成在所述第二操作模式中输出K×N比特位数据。

8.根据权利要求7所述的存储器件，其中，所述多个缓冲存储器被配置成并行接收数据以及并行输出数据。