[发明专利]GaN器件及制备方法

说明书

本发明提供一种GaN器件及制备方法，通过在衬底上采用二次外延可制备形成具有不同材料及非对称结构的第一势垒结构及第二势垒结构，以为源极及漏极提供不同的外延势垒结构，其中，第二势垒结构中的InAlN势垒层可与GaN沟道层的晶格常数相匹配，从而能形成无应力的稳定外延结构，且InAlN势垒层极化能力强，能在GaN沟道内极化出较多的二维电子气，而且通过掺杂InAlN势垒层，能更一进步的降低欧姆接触电阻，从而可为源极输入尽可能多的载流子，以及通过尽可能高的掺杂来降低源极欧姆接触电阻，且在漏极可提供稍少的载流子，以缓解电场强度，避免GaN器件的过早击穿，从而可提高GaN器件的性能。

技术领域

本发明属于半导体技术领域，涉及一种GaN器件及制备方法。

背景技术

作为第三代半导体材料的代表，氮化镓(GaN)具有如高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等许多优良的特性。因此，基于GaN的第三代半导体器件，如高电子迁移率晶体管(HEMT)、异质结场效应晶体管(HFET)等已经得到了应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。

现有的GaN器件的基本构成一般包括衬底、GaN沟道层、势垒层及电极等，各层材料属性和相关的制作工艺技术对器件的物理特性(如电流崩塌、电流密度、跨导、栅极泄漏电流及器件可靠性等)有着重要的影响。在现有的GaN器件的制造中，通常GaN器件的势垒层通过一次外延工艺形成，但在外延工艺后，难以再对势垒层做变动，从而GaN器件的性能也依赖于既定的外延层结构，从而限定了GaN器件的性能。

因此，提供一种新型的GaN器件及制备方法，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaN器件及制备方法，用于解决现有技术中在采用一次外延工艺形成势垒层后，难以再对势垒层做变动，限定了GaN器件的性能的问题。

为实现上述目的及其他相关目的，本发明提供一种GaN器件及制备方法，包括以下步骤：

提供衬底；

于所述衬底上形成异质外延叠层；

图形化所述异质外延叠层，显露部分GaN沟道层，形成第一势垒结构，所述第一势垒结构包括第一AlN势垒层及AlGaN势垒层；

于显露的所述GaN沟道层上形成第二势垒结构，所述第二势垒结构包括第二AlN势垒层及InAlN势垒层；

于所述InAlN势垒层表面形成源极，于所述AlGaN势垒层表面形成漏极。

可选地，所述AlGaN势垒层包括Al_xGa_1-xN势垒层，其中Al的组分x的取值为0.2～0.3，所述AlGaN势垒层的厚度为10nm～30nm；所述InAlN势垒层包括In_yAl_1-yN，其中In的组分y的取值为0.1～0.2，所述InAlN势垒层的厚度为10nm～30nm；所述第一势垒结构与所述第二势垒结构具有相同厚度。

可选地，所述InAlN势垒层包括n型掺杂的InAlN势垒层，且掺杂浓度为10¹⁸/cm³～10¹⁹/cm³。

可选地，所述异质外延叠层还包括SiN钝化层，图形化所述异质外延叠层的步骤包括：

形成图形化的光刻胶，以显露部分所述SiN钝化层；

采用F基RIE干法刻蚀，去除显露的所述SiN钝化层，以显露部分所述AlGaN势垒层；

采用Cl基ICP干法刻蚀，去除显露的所述AlGaN势垒层，以显露部分所述第一AlN势垒层；