[发明专利]高可靠的碳化硅MOSFET器件及其工艺方法

说明书

本发明提供一种高可靠的碳化硅MOSFET器件，包括N+型漏极06和漏极金属09，在N+型漏极06上设有N型外延层04作为MOSFET器件的漂移区，在N型外延层04上方设有两个P型体区03，在P型体区03内设有N+型源极02，在N+型源极02外侧设有P+型源极01，在N型外延层04表面还设有栅极氧化层10，栅极氧化层10起始并终于两个相邻的N+型源极02上方，栅极氧化层10上方设有栅极多晶硅05，N+型源极02和P+型源极01表面还设有源极金属08，源极金属08和栅极多晶硅05之间设有绝缘介质层07隔离；P型体区03由两次P型注入形成，第一P型体区03a的结深比第二P型体区03b的结深浅，且第一P型体区03a的注入宽度大于第二P型体区03b的注入宽度。提升了SiC器件的短路能力。

技术领域

本发明涉及一种半导体器件，尤其是一种高可靠的碳化硅功率半导体器件。

背景技术

碳化硅（SiC）作为第三代半导体材料，与现有的硅材料相比，具有禁带宽度宽，临界击穿电场高，饱和漂移速度高等优势，以SiC材料制备的MOSFET器件，与相同耐压水平的硅基MOSFET相比，又具有导通电阻低，尺寸小，开关速度快等优势。

MOSFET器件一般作为大功率的开关器件在电路中使用，对于开关器件，一般在开启时处于线性区，即器件处于低导通电压高导通电流的模式；而当开关关闭时，器件处于截至区，此时器件两端能承受高电压且只有极小的漏电流。因此，在器件正常工作情况下，MOSFET器件不会同时承担高压和大电流。然而，一旦器件发生短路，MOSFET器件会被强制工作在器件饱和区，两端就同时承受高压和大电流，此时器件极易由于过热而失效。

为了防止MOSFET器件在应用中发生短路进而引起热失效，一般会在应用中设置短路保护电路。然而，即使存在短路保护电路，从MOSFET器件发生短路，到短路保护电路识别到器件短路并关闭MOSFET器件，也需要一定的时间（微秒级别），在这段时间内，需要确保MOSFET器件不会发生热失效。

对于SiC MOSFET器件而言，其器件尺寸会比同规格的硅基器件更小，且其漂移区厚度可以更薄，以上因素意味着SiC MOSFET器件会比硅基MOSFET器件在短路时更容易产生热点，进而引发热失效。因此，对于SiC MOSFET器件，增强其短路能力，提高其短路时间，对于其在应用中高可靠的使用至关重要。

发明内容

本发明的目的在于提供一种高可靠的碳化硅MOSFET器件及其工艺方法，克服现有技术中SiC器件短路能力不足的问题，提升SiC器件的短路能力。

为实现以上技术目的，本发明采用的技术方案是：

第一方面，本发明的实施例提出一种高可靠的碳化硅MOSFET器件，包括N+型漏极06和形成于N+型漏极06背面的漏极金属09，在所述N+型漏极06上设有N型外延层04作为MOSFET器件的漂移区，在所述N型外延层04上方设有两个相间隔的P型体区03，在所述P型体区03内设有N+型源极02，在所述N+型源极02外侧设有P+型源极01，在所述N型外延层04表面还设有栅极氧化层10，所述栅极氧化层10起始并终于两个相邻的N+型源极02上方，所述栅极氧化层10上方设有栅极多晶硅05，所述N+型源极02和P+型源极01表面还设有源极金属08，所述源极金属08和栅极多晶硅05之间设有绝缘介质层07隔离，其特征在于，

所述P型体区03由两次P型注入形成，所述两次P型注入分别形成第一P型体区03a和第二P型体区03b，所述第一P型体区03a的结深比所述第二P型体区03b的结深浅，且所述第一P型体区03a的注入宽度大于所述第二P型体区03b的注入宽度。

第二方面，本发明的实施例提出一种实现高可靠的碳化硅MOSFET器件的工艺方法，包括如下步骤：

步骤一：选取N+型衬底材料作为N+型漏极06，并外延生长N型外延层04；