[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，包括第一器件区，第一器件区包括沟道区、以及与沟道区相隔离的源漏区，源漏区和沟道区之间的基底中形成有隔离结构，在第一器件区中，沟道区的基底顶面低于源漏区的基底顶面；在第一器件区中，在沟道区的基底表面形成栅氧化层；在栅氧化层上形成第一栅极结构，所述第一栅极结构延伸至沟道区基底和隔离结构的交界处并覆盖隔离结构的部分顶部；在第一栅极结构的侧壁形成保护层，保护层还延伸覆盖隔离结构的部分顶部，并露出源漏区的基底。保护层能够较好地覆盖所述第一栅极结构和隔离结构的拐角处，从而在后续的清洗过程中，增强了对第一栅极结构侧壁的保护，进而提高了半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极关断沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，由于短沟道效应，对半导体工艺中栅极结构的形成带来较大的问题，目前，普遍需要采用高k介质层与金属栅极结构代替传统多晶硅栅极以提高器件速度。但是，对于结合数字电路与工作电压较高的逻辑电路的制程中，如何同时更好地形成多种器件的栅极结构以保证器件性能成为一种挑战。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，包括第一器件区，所述第一器件区包括沟道区、以及与所述沟道区相隔离的源漏区，所述源漏区和沟道区之间的基底中形成有隔离结构，在所述第一器件区中，所述沟道区的基底顶面低于所述源漏区的基底顶面；栅氧化层，位于所述第一器件区的沟道区的基底上；第一栅极结构，位于所述栅氧化层上，并延伸至所述沟道区基底和隔离结构的交界处且覆盖所述隔离结构的部分顶部；保护层，覆盖所述第一栅极结构的侧壁，所述保护层还延伸覆盖所述隔离结构的部分顶部，并露出所述源漏区的基底。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，包括第一器件区，所述第一器件区包括沟道区、以及与所述沟道区相隔离的源漏区，所述源漏区和沟道区之间的基底中形成有隔离结构，在所述第一器件区中，所述沟道区的基底顶面低于所述源漏区的基底顶面；在所述第一器件区中，在所述沟道区的基底表面形成栅氧化层；在所述栅氧化层上形成第一栅极结构，所述第一栅极结构延伸至所述沟道区基底和隔离结构的交界处并覆盖所述隔离结构的部分顶部；在所述第一栅极结构的侧壁形成保护层，所述保护层还延伸覆盖所述隔离结构的部分顶部，并露出所述源漏区的基底。

与现有技术相比，本发明实施例的技术方案具有以下优点：