[发明专利]位线预充电技术

说明书

本发明题为“位线预充电技术”。本文所述的各种具体实施涉及一种具有位单元阵列的设备，该位单元阵列能够经由字线以及包括未选择位线和选定位线的位线访问。该位单元阵列中的每个位单元能够经由该字线的选定字线和该位线的该选定位线来选择。该设备可包括预充电电路，该预充电电路被配置为在该选定字线上的字线信号到达之前选择性地对该未选择位线和该选定位线预充电。

背景技术

本节旨在提供与理解本文所述的各种技术相关的信息。如本节的标题所暗示的，这是对相关技术的讨论，绝不应当暗示其是现有技术。一般来讲，相关技术可被认为是或可不被认为是现有技术。因此，应当理解，本节中的任何陈述均应按此意义来理解，并且不作为对现有技术的任何认可。

在常规计算架构中，一些双端口存储器设计利用可用8-晶体管(8T)位单元(例如，在RF2设计中)或用6-晶体管(6T)位单元(例如，在伪2P设计中)实现的1读取和1写入(1R1W)。RF2(8T)设计通常以显著较差的密度提供较快的性能，而伪2P设计通常以较低频率为代价提供高密度。另外，在一些情况下，RF2设计可允许读取操作和写入操作同时发生，而伪2P设计(RA2P)可利用顺序周期(例如，内部读取周期后接写入周期)进行操作。对于RA2P设计，可在两个GTP时钟脉冲(即，2个全局时序脉冲)之间保持分离时间以满足内部设置和一些关键裕度。因此，最终周期时间是影响性能的“读取+分离+写入”时间，并且遗憾的是，对于联网架构中的积极时序要求，对性能的负面影响是限制因素。因此，需要改善存储器设计中的内部设置时序。

附图说明

本文参考附图描述了各种技术的具体实施。然而，应当理解，附图仅示出了本文所述的各种具体实施，并且不旨在限制本文所述的各种技术的实施方案。

图1示出了根据本文所述的各种具体实施的存储器电路的图。

图2示出了根据本文所述的各种具体实施的切换波形的图。

图3示出了根据本文所述的各种具体实施的另一个切换波形的图。

图4示出了根据本文所述的各种具体实施的2输入复用器(Mux_2)的输入-输出(IO)信号的真值表图。

图5示出了根据本文描述的各种具体实施的用于位线预充电的方法的图。

图6A至图6B示出了根据本文所述的各种具体实施的位线预充电电路的图。

图7A至图7C示出了根据本文描述的各种具体实施的位线预充电电路的各种其他图。

具体实施方式

本文所述的各种具体实施是指位线预充电方案和技术。例如，本文所述的各种方案和技术可提供具有1读取和1写入(1R1W)(诸如2端口(1R1W)存储器设计)的超快高密度多端口存储器设计。

为了克服常规存储器设计的缺陷，本文所述的各种方案和技术被配置为通过有效地利用分离时间并使用不需要与时钟再次混合的写入控制信号来改善时序。本文所述的各种方案和技术进行操作以确保在写入字线到达之前在位线上设置写入数据，由此使写入比单端口设计快得多，该单端口设计可能受到位线下拉斜率的限制。本文所述的各种方案和技术利用允许相同单元用于单端口和伪双(1R/1W)存储器设计的新型修改。