[发明专利]一种高效且支持QoS的虚拟内存架构

说明书

本发明公开了一种高效且支持QoS的虚拟内存架构，包括：VB(Virtual Block)、PVM(Process‑VB Metadata)、ATM(Address Translation Metadata)和硬件微架构。本发明中，所有进程处于同一个虚拟地址空间，其由互不交叠的VB组成，从而避免了VIVT Caches(虚拟索引虚拟标记缓存)的homonym(同名异物)和synonym(同物异名)问题；由PVM维护进程和VB的绑定关系，消除了在虚拟化环境下需要多次地址翻译的问题；根据ATM并借助于内存实时监测及数据迁移单元，实现了混合物理内存的动态、高效管理。

技术领域

本发明涉及操作系统和芯片微架构技术领域，尤其涉及一种高效且支持QoS的虚拟内存架构。

背景技术

随着新兴存储介质的涌现和应用程序的多样化，现有的虚拟内存越来越不能满足其需求，其缺陷主要有两个：

1、访问延迟太大。尤其在虚拟环境下，每次访存都需要多次地址翻译，这显著增加了访存延迟。

2、不支持QoS。因为应用程序的QoS对硬件是不可见的或未知的，所以会限制系统的优化空间，阻碍性能和效率的提高。

因此，需要一种高效且支持QoS的虚拟内存，使系统自适应的、动态的配置内存资源，以最大限度的提高系统性能和效率。

发明内容

本发明的目的是提供一种高效且支持QoS的虚拟内存架构，可以实现物理内存的动态、高效管理，有效缓解了上述技术缺陷。

本发明的目的是通过以下技术方案实现的：

一种高效且支持QoS的虚拟内存架构，包括：虚拟块VB与硬件微架构，并且还设置了两类配套的元数据结构PVM与ATM，所述PVM为虚拟块的元数据结构，所述ATM为地址翻译的元数据结构，其中：

所有进程处于同一个虚拟地址空间，虚拟地址空间由若干互不交叠的VB的构成，每个所述VB都是一段连续的虚拟地址空间，用于存储程序的代码和数据；

每个进程都有一个所述PVM，用于维护进程对VB的所有权；

每个所述VB维护一个所述ATM，所述ATM中存储了相应VB的QoS信息；

所述硬件微架构，用于执行地址翻译，并结合所述ATM实现混合物理内存的管理。

从上述本发明提供的技术方案可以看出，所有进程处于同一个虚拟地址空间，其由互不交叠的VB组成，从而避免了VIVT Caches(虚拟高速缓存)的homonym(同名异物)和synonym(同物异名)问题；由PVM维护进程对相应VB的所有权，消除了在虚拟化环境下需要多次地址翻译的问题；根据ATM并借助于内存实时监测及数据迁移单元，实现了物理内存的动态、高效管理。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。

图1为本发明实施例提供的一种高效且支持QoS的虚拟内存架构的原理图；

图2是本发明实施例的RISC-V Sv48模式下的虚拟地址构成图；

图3是本发明实施例的PVM和VIT Entry设计图；

图4是本发明实施例的Range translation原理图；

图5是本发明实施例的Range table设计图；

图6是本发明实施例的虚拟内存硬件架构总图；

图7是本发明实施例的TLB访问流程图；