[发明专利]比较器电路、恒流控制电路和恒流驱动电路

权利要求书

1.一种比较器电路，其中，包括：

比较器，包括第一输入端、第二输入端和输出端，

选择电路，根据时钟信号将第一输入信号或第二输入信号提供至所述比较器的第一输入端，在所述时钟信号的每个时钟周期的存储阶段将所述第二输入信号提供至所述比较器的第一输入端，在所述时钟信号的每个时钟周期的比较阶段将所述第一输入信号提供至所述比较器的第一输入端；

存储电路，与所述比较器的第二输入端和输出端连接，所述存储电路在所述存储阶段将当前周期的第二输入信号与所述比较器的失调电压之和作为第一电压，并提供给所述比较器的第二输入端，所述比较器在所述比较阶段将所述第一输入信号与所述失调电压之和作为第二电压，并将所述第一电压与所述第二电压进行比较，以得到比较结果；以及

输出保持电路，与所述比较器的输出端连接，所述输出保持电路在所述比较阶段存储所述比较结果，以及在下一时钟周期的存储阶段将所述输出保持电路在比较阶段存储的所述比较结果输出作为输出信号。

2.根据权利要求1所述的比较器电路，其中，还包括：

时钟信号发生器，产生所述时钟信号，所述时钟信号包括周期性的第一时钟信号和第二时钟信号，所述第一时钟信号和所述第二时钟信号反相，其中，所述第二时钟信号有效时，所述比较器电路处于所述存储阶段，所述第一时钟信号有效时，比较器电路处于所述比较阶段。

3.根据权利要求2所述的比较器电路，其中，所述选择电路包括：

第一开关，其第一端接收所述第一输入信号，其第二端连接至所述比较器的第一输入端，其控制端接收所述第一时钟信号；

第二开关，其第一端接收所述第二输入信号，其第二端连接至所述比较器的第一输入端，其控制端接收所述第二时钟信号，

其中，所述第二时钟信号有效时，所述第二开关导通，将所述第二输入信号提供至所述比较器的第一输入端；所述第一时钟信号有效时，所述第一开关导通，将所述第一输入信号提供至所述比较器的第一输入端。

4.根据权利要求2所述的比较器电路，其中，所述存储电路包括：

第四开关，其第一端连接至所述比较器的输出端，其控制端接收所述第二时钟信号；

晶体管，其第一端连接至电源电压，其控制端连接至所述第四开关的第二端；

电阻，其第一端连接至所述晶体管的第二端，其第二端接地；

电容，其第一端连接至所述比较器的第二输入端，其第二端接地；以及

第五开关，其第一端连接至所述电容的第一端，其第二端连接至所述电阻的第一端，其控制端接收所述第二时钟信号。

5.根据权利要求4所述的比较器电路，其中，当所述第二时钟信号有效时，所述第四开关和所述第五开关导通，所述第一电压被存储于所述电容上；

当所述第一时钟信号有效时，所述第四开关和所述第五开关关断，所述比较器将第一输入端的第二电压与所述电容上存储的第一电压进行比较，以获得比较结果。

6.根据权利要求2所述的比较器电路，其中，所述输出保持电路包括：

第三开关，其第一端连接至所述比较器的输出端，其控制端接收所述第一时钟信号；

第一反相器，其输入端连接至所述第三开关的第二端，其输出端连接至第一节点；

第六开关，其第一端连接至所述第三开关的第二端，其控制端接收所述第二时钟信号；

第二反相器，其输入端连接至所述第一节点，其输出端连接至所述第六开关的第二端；

第七开关，其第一端连接至所述第一节点，其控制端接收所述第二时钟信号；

第三反相器，其输入端连接至所述第七开关的第二端，其输出端用于输出所述输出信号；以及

第八开关，其第一端连接至所述第三反相器的输入端，其第二端连接至所述第三反相器的输出端，其控制端接收所述第一时钟信号。