[发明专利]一种射频集成电路四路功分器

说明书

本发明公开了一种射频集成电路四路功分器，包括：信号输入端、四个阻抗变换模块、隔离模块和四个信号输出端；信号输入分别与每一阻抗变换模块的输入端连接，每一阻抗变换模块的输出端通过隔离模块分别与一个对应的信号输出端连接；隔离模块包括第一隔离电阻、第二隔离电阻、第三隔离电阻和第四隔离电阻，第一隔离电阻并联在第一信号输出端与第二信号输出端之间，第二隔离电阻并联在第二信号输出端与第三信号输出端之间，第三隔离电阻并联在第三信号输出端与第四信号输出端之间；第四隔离电阻并联在第一信号输出端与第四信号输出端之间。本发明实施例不仅能够有效减小功分器的尺寸，还能够有效保证功分器的性能。

技术领域

本发明涉及功分器技术领域，尤其是涉及一种射频集成电路四路功分器。

背景技术

随着射频集成电路(MMIC)的快速发展，射频芯片内部高性能、小型化的无 源集成化设计越来越受到重视，为了提高功率等级，射频功率芯片一般采用多胞 并联结构，其输入端需要通过功分器实现封装Pad与多胞die的连接。现有的射频 集成电路四路功分器采用两级功分结构来实现封装，但是现有的射频集成电路四 路功分器的1/4λ波长微带被强行缩小，导致四路功分器的性能较低。

发明内容

本发明提供了一种射频集成电路四路功分器，以解决现有的射频集成电路四 路功分器的1/4λ波长微带被强行缩小，导致四路功分器的性能较低的技术问题。

本发明的实施例提供了一种四路功分器，包括：

信号输入端、四个阻抗变换模块、隔离模块和四个信号输出端；

所述信号输入分别与每一所述阻抗变换模块的输入端连接，每一所述阻抗变 换模块的输出端通过所述隔离模块分别与一个对应的所述信号输出端连接；

所述四个信号输出端包括第一信号输出端、第二信号输出端、第三信号输出 端和第四信号输出端，所述隔离模块包括第一隔离电阻、第二隔离电阻、第三隔 离电阻和第四隔离电阻，所述第一隔离电阻并联在所述第一信号输出端与所述第 二信号输出端之间，所述第二隔离电阻并联在所述第二信号输出端与所述第三信 号输出端之间，所述第三隔离电阻并联在所述第三信号输出端与所述第四信号输 出端之间；所述第四隔离电阻并联在所述第一信号输出端与所述第四信号输出端 之间。

进一步的，每一所述阻抗变换模块包括第一电感、第一电容和第二电感，所 述第一电感的输入端与所述信号输入端连接，所述第一电感的输出端通过所述第 二电感与所述隔离模块连接；所述第一电容的一端并联连接在所述第一电感和所 述第二电感之间，所述第一电容的另一端接地。

进一步的，所述第一电感为螺旋电感或金线电感，所述第一电容为MOS电容 或MIM电容，所述隔离电阻为薄膜电阻。

进一步的，还包括：

根据需求选取所述信号输入端的输入阻抗和所述信号输出端的输出阻抗；

根据所述输入阻抗和所述输出阻抗以及射频器件的工作频率计算得到所述 第一电感、所述第二电感、所述第一电容以及所述隔离电阻的大小。

进一步的，所述根据所述输入阻抗和所述输出阻抗以及射频器件的工作频率 计算得到所述第一电感、所述第二电感、所述第一电容以及所述隔离电阻的大小， 具体为：

根据所述阻抗变换模块的阻抗以及所述信号输入端的输出阻抗的相位差计 算得到所述第一电感、所述第二电感和所述第一电容的大小；

根据一分二威尔金森功分器原理计算得到每一隔离电阻的阻值。

本发明提供一种射频集成电路四路功分器，将信号输入端分别与四个信号输 出端一级连接，简化了功分器的功分结构，从而能够有效减小功分器的尺寸；且 阻抗变换模块与隔离模块结构简单，无需强行缩小功分器的1/4λ波长微带，从 而能够进一步减小功分器的尺寸，进而能够有效保证功分器的性能。

附图说明