[发明专利]一种半导体器件的制作方法

说明书

本发明实施例提供一种半导体器件的制作方法，包括以下步骤：提供衬底；在衬底上形成叠层结构，叠层结构的顶部为盖层；在盖层上形成掩膜结构，掩膜结构包括由上至下依次堆叠的掩膜层和图形转移层；对掩膜结构进行第一刻蚀，以形成第一盲孔，第一盲孔贯穿掩膜结构且止于盖层中；对掩膜结构进行第二刻蚀，去除掩膜层，以平整图形转移层的顶面以及修整第一盲孔的底部。

技术领域

本发明总体来说涉及半导体技术领域，具体而言，涉及一种半导体器件的制作方法。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，以下简称为DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化半导体(metal oxide semiconductor，MOS)晶体管与一电容(capacitor)串联组成。

目前，随着存储器的关键尺寸的不断缩小，存储器的电容孔的高深宽比也不断提高。然而，相关技术的工艺形成的电容孔的轮廓不佳，进而影响存储器的良率。

发明内容

本发明实施例提供一种能够提高良率的半导体器件的制作方法。

本发明实施例提供的半导体器件的制作方法，包括以下步骤：提供衬底；在所述衬底上形成叠层结构，所述叠层结构的顶部为盖层；在所述盖层上形成掩膜结构，所述掩膜结构包括由上至下依次堆叠的掩膜层和图形转移层；对所述掩膜结构进行第一刻蚀，以形成第一盲孔，所述第一盲孔贯穿所述掩膜结构且止于所述盖层中；对所述掩膜结构进行第二刻蚀，去除所述掩膜层，以平整所述图形转移层的顶面以及修整所述第一盲孔的底部。

根据本发明的一些实施方式，所述第二刻蚀对所述掩膜层和所述盖层的刻蚀选择比为10：1～20：1。

根据本发明的一些实施方式，所述掩膜结构还包括光刻胶层和硬掩膜层；

所述硬掩膜层形成在所述掩膜层上；

所述光刻胶层形成在所述硬掩膜层上。

根据本发明的一些实施方式，所述硬掩膜层包括抗反射涂层和非晶碳层。

根据本发明的一些实施方式，所述抗反射涂层的材料包括SiON或SOC。

根据本发明的一些实施方式，对所述掩膜结构进行第二刻蚀的步骤中，等离子体源功率为12000W～22000W，射频频率为400kHz。

根据本发明的一些实施方式，对所述掩膜结构进行第二刻蚀的步骤中，偏置功率为4100W～5700W,射频频率为400MHz。

根据本发明的一些实施方式，对所述掩膜结构进行第二刻蚀的步骤中，腔室压力为10mtorr～30mtorr。

根据本发明的一些实施方式，对所述掩膜结构进行第二刻蚀的步骤中，工艺时间为10s～30s。

根据本发明的一些实施方式，对所述掩膜结构进行第二刻蚀的步骤中，刻蚀气体流量为C₄F₈:15sccm～45sccm，C₄F₆:20sccm～50sccm，O₂:40sccm～65sccm。

根据本发明的一些实施方式，所述掩膜层的材料包括氧化硅，所述图形转移层的材料包括多晶硅，所述盖层的材料包括氮化硅。

根据本发明的一些实施方式，所述方法还包括：

沿所述第一盲孔向下对所述叠层结构进行第三刻蚀，以在所述叠层结构内形成第二盲孔，所述第二盲孔贯穿所述叠层结构且止于所述衬底表面。