[发明专利]堆叠状的高阻断的InGaAs半导体功率二极管

权利要求书

1.一种堆叠状的高阻断的III-V族半导体功率二极管(HLD)，所述高阻断的III-V族半导体功率二极管具有：

第一导电类型的高掺杂的第一半导体接通区(HK1)，所述第一半导体接通区具有至少1·10¹⁸cm^-3的掺杂剂浓度并且具有第一晶格常数；

所述第一导电类型或第二导电类型的低掺杂的半导体漂移区(HD1)，所述半导体漂移区布置在所述第一半导体接通区(HK1)下方并且具有8·10¹¹cm^-3至1·10¹⁵cm^-3的掺杂剂浓度且具有所述第一晶格常数和10μm至200μm的层厚度；

所述第二导电类型的高掺杂的第二半导体接通区(HK2)，所述第二半导体接通区布置在所述半导体漂移区(HD1)下方并且具有至少5·10¹⁷cm^-3的掺杂剂浓度并且具有所述第一晶格常数或第二晶格常数；

第一金属连接接通层(M1)，所述第一金属连接接通层至少区域性地构造并且与所述第一半导体接通区(HK1)的上侧材料锁合地连接；

第二金属连接接通层(M2)，所述第二金属连接接通层至少区域性地构造并且布置在所述第二半导体接通区(HK2)的下侧下方；其中，

至少所述第一半导体接通区(HK1)构造如下的核心堆叠：所述核心堆叠具有上侧、下侧和从所述上侧延伸至所述下侧的侧面；

其特征在于，

所述III-V族半导体功率二极管(HLD)具有电介质框架区域(DR)，所述电介质框架区域沿所述侧面包围所述核心堆叠并具有上侧和下侧，其中，

所述核心堆叠的上侧借助所述电介质框架区域(DR)的上侧封闭，或相对于所述电介质框架区域(DR)的上侧构造第一台阶(S1)，

所述核心堆叠的下侧借助所述电介质框架区域(DR)的下侧封闭，或相对于所述电介质框架区域(DR)的下侧构造第二台阶(S2)，并且

布置在所述第一半导体接通区(HK1)下方的、所述III-V族半导体功率二极管(HLD)的半导体区分别由所述核心堆叠包括或构造载体区域，其中，

所述载体区域布置在所述核心堆叠和所述框架区域下方，并且与由所述电介质框架区域(DR)的下侧和所述核心堆叠的下侧形成的共同下侧材料锁合地连接。

2.根据权利要求1所述的高阻断的III-V族半导体功率二极管(HLD)，其特征在于，所述电介质框架区域(DR)由Si_xO_y或由Si_xN_y或由Al_xO_y或由Ta_xO_y或由Ti_xO_y或由Hf_xO_y组成，或者具有Si_xO_y或Si_xN_y或Al_xO_y或Ta_xO_y或Ti_xO_y或Hf_xO_y。

3.根据权利要求1或2所述的高阻断的III-V族半导体功率二极管(HLD)，其特征在于，所述III-V族半导体功率二极管(HDL)在所述第一半导体接通区(HK1)与所述半导体漂移区(HD1)之间具有所述第一导电类型的半导体中间层(ZW1)，所述第一导电类型的半导体中间层具有8·10¹²cm^-3至1·10¹⁶cm^-3的掺杂剂浓度。

4.根据以上权利要求中任一项所述的高阻断的III-V族半导体功率二极管(HLD)，其特征在于，所述III-V族半导体功率二极管(HLD)在所述第二半导体接通区(HK2)与所述半导体漂移区(HD1)之间具有所述第二导电类型的半导体中间层(ZW2)，所述半导体中间层具有8·10¹²cm^-3至1·10¹⁶cm^-3的掺杂剂浓度。