[发明专利]DDS无限跳频方法及系统

权利要求书

1.一种DDS无限跳频方法，其特征在于，包括步骤：

获取频率控制字FTW和初始相位pow，通过计数器获取时间计数t；

将所述频率控制字FTW和所述时间计数t输入乘法器进行计算，获得当前频率FTW×t；

将所述当前频率FTW×t与所述初始相位pow相加，获得当前输出参数acc；

将所述当前输出参数acc输入相幅转换模块，通过三段式cordic算法获得当前输出正弦波。

2.根据权利要求1所述的DDS无限跳频方法，其特征在于，所述频率控制字FTW和所述时间计数t均以48位2进制数表示；

所述频率控制字FTW的第0-47位为第一部分频率控制字，第0-39位为第二部分频率控制字，第0-31位为第三部分频率控制字，第0-23位为第四部分频率控制字，第0-15位为第五部分频率控制字，第0-7位为第六部分频率控制字；

所述时间计数t的第0-7位为第一部分时间计数，第8-15位为第二部分时间计数，第16-23位为第三部分时间计数，第24-31位为第四部分时间计数，第32-39位为第五部分时间计数，第40-47位为第六部分时间计数。

3.根据权利要求2所述的DDS无限跳频方法，其特征在于，所述将所述频率控制字FTW和所述时间计数t输入乘法器进行计算，获得当前频率，具体为：

所述第一部分频率控制字与所述第一部分时间计数相乘，获得第一乘积；

所述第二部分频率控制字与所述第二部分时间计数相乘，获得第二乘积；

所述第三部分频率控制字与所述第三部分时间计数相乘，获得第三乘积；

所述第四部分频率控制字与所述第四部分时间计数相乘，获得第四乘积；

所述第五部分频率控制字与所述第五部分时间计数相乘，获得第五乘积；

所述第六部分频率控制字与所述第六部分时间计数相乘，获得第六乘积；

所述第一乘积、所述第二乘积、所述第三乘积、所述第四乘积、所述第五乘积和所述第六乘积相加，获得所述当前频率。

4.根据权利要求1所述的DDS无限跳频方法，其特征在于，所述相幅转换模块包括：Rom查找模块、四次迭代运算模块和简易计算模块。

5.根据权利要求1所述的DDS无限跳频方法，其特征在于，所述当前输出正弦波的公式具体为：

sin(FTW×t+pow)

其中，FTW为频率控制字，t为时间计数，pow为初始相位。

6.一种DDS无限跳频系统，用于实现任意一项权利要求1-5所述DDS无限跳频方法，其特征在于，包括：计数器、乘法器、第二加法器、寄存器和相幅转换模块；

所述计数器、所述乘法器、所述第二加法器、所述寄存器、所述相幅转换模块依次电性连接；

所述计数器，用于获取时间计数t；

所述乘法器，用于将所述频率控制字FTW和所述时间计数t输入乘法器进行计算，获得当前频率FTW×t；

所述第二加法器，用于将所述当前频率FTW×t与所述初始相位pow相加，获得当前输出参数acc；

所述寄存器，用于缓存所述当前输出参数acc；

所述相幅转换模块，用于将所述当前输出参数acc输入相幅转换模块，通过三段式cordic算法获得当前输出正弦波。

7.根据权利要求6所述的DDS无限跳频系统，其特征在于，所述计数器包括：第一加法器和计时器；

所述计时器的第一输入端与时钟clk电性连接，所述计时器的第二输入端与所述第一加法器的输出端电性连接，所述第一加法器的输入端与所述计时器的输出端和所述乘法器的第一输入端电性连接。

8.根据权利要求6所述的DDS无限跳频系统，其特征在于，所述乘法器的第二输入端输入所述频率控制字FTW，所述乘法器的第三输入端输入门控时钟Gate_clk；

所述第二加法器的第一输入端与所述乘法器的输出端电性连接，所述第二加法器的第二输入端输入所述初始相位pow，所述第二加法器的输出端与所述寄存器电性连接。

9.根据权利要求6所述的DDS无限跳频系统，其特征在于，所述相幅转换模块包括：Rom查找模块、四次迭代运算模块和简易计算模块；

所述Rom查找模块、所述四次迭代运算模块和所述简易计算模块依次电性连接；

所述Rom查找模块的输入端与所述寄存器的输出端电性连接；

所述简易计算模块输出所述当前输出正弦波。