[发明专利]一种阵列基板及其制备方法

说明书

本申请提供一种阵列基板及其制备方法。所述阵列基板包括衬底基板；设置于所述衬底基板上的开关晶体管和感光晶体管；所述开关晶体管包括第一有源层，所述感光晶体管包括第二有源层，所述第一有源层和所述第二有源层同层且间隔设置；其中，所述第一有源层的厚度小于所述第二有源层的厚度。本申请通过将所述第一有源层和所述第二有源层图案化处理，使所述第一有源层的厚度小于所述第二有源层的厚度，从而满足所述阵列基板在所述感光晶体管处高光漏电、及所述开关晶体管处低光漏电的需求。

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。

背景技术

液晶显示技术经过数十年的发展，已经十分成熟。在未来的发展中，光传感器集成是液晶显示技术发展的重要方向。通过在显示屏内集成光传感器，显示屏的应用场景将得到进一步扩展，例如指纹识别、掌纹识别、体感识别、激光交互等功能均可以通过光传感器得以实现。

目前，如何提高光传感器的感光性，成为了液晶显示技术发展的重要方向。

发明内容

本申请提供了一种阵列基板及其制备方法，用以满足阵列基板在感光晶体管处高光漏电，在开关晶体管处低光漏电的需求。

为了实现上述效果，本申请提供的技术方案如下：

一种阵列基板，包括：

衬底基板；

设置于所述衬底基板上的开关晶体管和感光晶体管；

所述开关晶体管包括第一有源层，所述感光晶体管包括第二有源层，所述第一有源层和所述第二有源层同层且间隔设置；

其中，所述第一有源层的厚度小于所述第二有源层的厚度。

在本申请的阵列基板中，所述第一有源层包括第一沟道区，所述第二有源层包括第二沟道区，所述第一沟道区的厚度小于所述第二沟道区的厚度。

在本申请的阵列基板中，所述第一沟道区包括第一凹槽，所述第二沟道区包括第二凹槽，其中，所述第一凹槽的深度大于所述第二凹槽的深度。

在本申请的阵列基板中，述第一有源层和所述第二有源层均包括层叠设置的第一半导体层和第二半导体层，其中，所述第一凹槽刻穿所述第一有源层的所述第二半导体层，所述第二凹槽刻穿所述第二有源层的所述第二半导体层。

在本申请的阵列基板中，所述第一半导体层的材料为非晶硅，所述第二半导体层的材料为N型重掺杂非晶硅。

本申请还提供一种阵列基板的制备方法，所述制备方法包括：

在衬底基板上制备第一金属层，对所述第一金属层图案化处理形成第一电极层，所述第一电极层包括间隔设置的第一电极和第二电极；

在所述第一电极层上依次制备栅极绝缘层和半导体层；

对所述半导体层进行图案化处理，形成位于所述第一电极上方的第一有源层和位于所述第二电极上方的第二有源层，所述第一有源层和所述第二有源层同层且间隔设置，其中，所述第一有源层的厚度小于所述第二有源层的厚度。

在本申请的制备方法中，在所述第一电极层上依次形成栅极绝缘层和半导体层包括以下步骤：

在所述第一电极层上制备栅极绝缘层，所述栅极绝缘层完全覆盖所述第一电极和所述第二电极；

在所述栅极绝缘层上依次制备第一半导体层和第二半导体层，其中，所述第一半导体层为非晶硅层，所述第二半导体层为N型重掺杂非晶硅层。

在本申请的制备方法中，所述对所述半导体层进行图案化处理包括以下步骤：

在所述半导体层上制备一光刻胶层；