[发明专利]一种前沿消隐电路

权利要求书

1.一种前沿消隐电路，其特征在于，包括输入信号处理模块、逻辑处理模块、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第一电容、第一NPN型三极管、第二NPN型三极管、第三NPN型三极管、第一PNP型三极管、第二PNP型三极管和第三PNP型三极管，其中第四电阻、第五电阻和第六电阻的阻值相等；

所述前沿消隐电路包括第一输入信号和第二输入信号，所述输入信号处理模块用于获取所述第一输入信号并进行处理，得到一个比所述第一输入信号的电压值更高且跟随所述第一输入信号变化的第一控制信号；

第一电阻一端连接第一偏置电压，另一端连接第一NPN型三极管的基极和集电极以及第二NPN型三极管的基极；

第二电阻一端连接第二NPN型三极管的集电极和第三PNP型三极管的基极，另一端连接第一PNP型三极管的基极和集电极以及第二PNP型三极管的基极；

第二PNP型三极管的发射极连接第一PNP型三极管的发射极并连接电源电压，其集电极连接第三PNP型三极管的发射极和所述第一控制信号；

第四电阻接在第一NPN型三极管的发射极和地之间，第五电阻接在第二NPN型三极管的发射极和地之间，第六电阻接在第三PNP型三极管的集电极和地之间；

第三NPN型三极管的基极连接第三PNP型三极管的集电极，其集电极连接第三电阻的一端，其发射极接地；

第一电容一端连接第三电阻的另一端并产生第二控制信号，其另一端接地；

所述逻辑处理模块用于对所述第二输入信号和所述第二控制信号进行逻辑处理产生前沿消隐电路输出信号，仅当所述第二输入信号为第一状态且所述第二控制信号为低电平时，所述逻辑处理模块产生有效的所述前沿消隐电路输出信号，否则所述逻辑处理模块产生无效的所述前沿消隐电路输出信号；

令所述第二输入信号的第一状态为高电平，设置所述逻辑处理模块包括第一PMOS管、第一与非门和第二与非门；第一PMOS管的栅极连接所述第二输入信号，其源极连接所述电源电压，其漏极连接第一与非门的第一输入端和所述第二控制信号；第二与非门的第一输入端连接第一与非门的输出端，其第二输入端连接第一与非门的第二输入端和所述第二输入信号，其输出端产生所述前沿消隐电路输出信号；此时所述前沿消隐电路输出信号为低电平有效；

所述前沿消隐电路应用于原边反馈反激变换器中，所述第一输入信号为所述原边反馈反激变换器中功率开关管的栅极电压，所述第二输入信号为所述原边反馈反激变换器中控制功率开关管通断的脉宽调制信号，所述前沿消隐电路输出信号用于控制对所述原边反馈反激变换器中原边电流的采样。

2.根据权利要求1所述的前沿消隐电路，其特征在于，所述输入信号处理模块包括第四NPN型三极管和第五NPN型三极管；第五NPN型三极管的发射极连接所述第一输入信号，其基极连接第四NPN型三极管的发射极，其集电极连接第四NPN型三极管的集电极和所述电源电压；第四NPN型三极管的基极产生所述第一控制信号。

3.根据权利要求1所述的前沿消隐电路，其特征在于，取所述电源电压作为所述第一偏置电压。