[发明专利]一种基于高线性度低功耗放大器的流水线模数转换器

说明书

在集成电路领域的科研，生产等活动中，高速ADC的作用不可磨灭，研究并且优化其性能具有重要意义，传统的SAR ADC因为数字化程度较高，所以具有着结构简单，功耗较低的优点。传统的流水线式ADC适用于高速场景的应用，但是往往存在精度不高，功耗较大的缺点。将二者结合形成流水线‑逐次逼近式(Pipelined‑SAR)模数转换器可以兼顾低功耗和高速的优点。近年来随着半导体产业的进步和发展，此类型的ADC也更容易做到更小的面积和更低的功耗。然而流水线‑逐次逼近式(Pipelined‑SAR)模数转换器由于需要精准的级间放大，在功耗上还存在继续优化的空间。本发明提出了一种基于高线性度低功耗开环放大器的流水线式模数转换器，在放大器工作时序和结构上提出创新，极大减小了系统功耗，提高了电路系统的整体能耗比。

技术领域

本发明是一种基于高线性度低功耗开环放大器的流水线-逐次逼近式(Pipelined-SAR)模数转换器，用于高速信号处理系统中，由于其低功耗的特点，可以提高电路系统的整体性能功耗比。

背景技术

在集成电路领域的科研，生产等活动中，高速ADC的作用不可磨灭，研究并且优化其性能具有重要意义，传统的SAR ADC因为数字化程度较高，所以具有着结构简单，功耗较低的优点。传统的流水线式ADC适用于高速场景的应用，但是往往存在精度不高，功耗较大的缺点。将二者结合形成流水线-逐次逼近式(Pipelined-SAR)模数转换器可以兼顾低功耗和高速的优点。近年来随着半导体产业的进步和发展，此类型的ADC也更容易做到更小的面积和更低的功耗。

传统逐次逼近型(SAR)模数转换器电路的主体包括：采样保持电路、电容阵列构成的DAC、比较器和数字逻辑模块。采样电路对输入采样后，DAC根据参考电压的大小产生一系列二进制权重的模拟电压，将输入电压与采样的模拟电压进行逐次比较，数字逻辑控制比较结果的锁存和下一位比较的开始，直到两者差异逼近最小分辨率电压。随着时间交织，一步多位，流水线等技术与SAR ADC的广泛结合应用，SAR构架也能够胜任高速和低功耗场景的应用。

发明内容

一种基于高线性度低功耗的开环放大器的流水线式模数转换器，分为第一级和第二级两级子SAR ADC。第一级子SAR ADC量化6位码字，第二级子ADC量化9位码字(包含3位冗余位)，3位冗余位的作用是使第二级的DAC输出跟随放大器的建立过程。

本发明提出的流水线式模数转换器，每个子SAR ADC均包含DAC，比较器和数字逻辑模块。两级子SAR ADC间采用高线性度低功耗的开环放大器相连接，传输放大以后的残差电压，ADC的时序控制由时钟逻辑模块产生，两级DAC电容阵列均采用传统的分裂电容翻转方式，通过DAC产生1/2Vref、1/4Vref、1/8Vref等等输出电压和输入电压相比较来实现逐次逼近的过程。

如图1是本发明的工作原理图，整体由四个主要的部分构成，第一级子ADC_A、第一级子ADC_B、开环残差放大器Gm-R和第二级子ADC。图2为电路的工作时序，包括了第一级采样，第二级放大器复位到Vcm的开关和第一级与第二级交替相连接的开关。图3为给高线性度低功耗开环放大器(Gm-R)的结构示意图。

如图1和2所示，系统的第一级两个子ADC分别以整体采样频率的一半工作，当SUB_ADC_1_A完成了所有位数的量化后，残差放大器Gm-R输入端的开关连接到SUB_ADC_1_A的DAC输出端，并且开始残差放大器放大建立与第二级所有位数的量化并行工作的过程。与此同时SUB_ADC_1_B也在进行对输入电压的采样和量化，由于此时残差放大器Gm-R并没有接通到子SUB_ADC_1_B的DAC输出端，所以二者的工作不会相互影响。为了保证残差放大器的输入寄生电容不会对前一次残差电压存在记忆效应进而影响下一次的残差电压放大，在每次SWITCH_A或SWITCH_B接通之前，都需要将Gm-R的输入端接到输入Vcm_Gm_R复位一段时间，复位这段时间内SWITCH_A和SWITCH_B都处于断开的状态以保证第一级的两个子ADC不受影响。