[发明专利]多芯片贴装结构及其制备方法

说明书

本发明提供一种多芯片贴装结构及制备方法，制备包括：在基板上贴装多个芯片，在芯片上制备填充辅助层以形成腔体，对应所述腔体具有气体进口和气体出口，在气体进口涂底填胶材料，在气体出口处施加负压，基于空气压力使底填胶材料流入芯片底部形成底部填充胶。对于多个芯片模组的封装结构，本发明在待封装芯片与基板之间构建腔体，在气体进口涂底填胶材料，在气体出口施加负压，使底部填胶在气压作用下被压入芯片底部，能够减小多芯片结构底填胶的填充难度，有利于解决填充气泡的问题。还可解决多芯片小间距的结构中，填胶头难以放置、填胶工艺复杂及对前续步骤结构影响大的问题。本发明工艺简单，还可解决多个芯片集成难时以按需进行填充的问题。

技术领域

本发明属于半导体技术领域，特别是涉及一种贴装芯片结构及贴装芯片结构制备方法。

背景技术

芯片的底部贴装技术是现在芯片跟终端互联的主要方式，为了防止芯片跟基板之间的应力差异较大导致焊接焊球断裂，往往需要在芯片跟基板之间做底部胶填充处理。

但是，随着技术发展，芯片数量变多、尺寸变大，并且，现在的模组表面贴装的芯片数量较多。目前，现有技术中很难根据多个芯片中实际需要的芯片进行底部填充，而不需要的芯片不进行填充。另外，底部填充胶要完全占据芯片底部的空间已经非常困难，如果有大量气泡嵌在芯片底部的填充胶里，在后续的热工艺和可靠性实验中，气泡可能会冲破芯片导致模组损坏。此外，对于多芯片封装结构中的底部胶的填充，如果完全贴完所有芯片后再做底部填胶，芯片跟芯片之间的间距往往不能下填胶的针头；如果贴完一个就做一次填胶动作，则会出现工艺流程较长，首个芯片的底填胶固化温度较长，可靠性变差的问题。

因此，如何提供一种多芯片贴装结构及其制备方法以解决现有技术的上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种贴装芯片结构及贴装芯片结构的制备方法，用于解决现有技术中难以在多芯片结构底部形成有效底部填充、多个芯片集成的封装结构填胶难度大、工艺复杂以及步骤之间影响大以及难以有效实现按需填充等问题。

为实现上述目的及其他相关目的，本发明提供一种贴装芯片结构的制备方法，所述制备方法包括如下步骤：

提供基板；

将待封装芯片组件贴装在所述基板上，所述待封装芯片组件包括至少两个待封装芯片，且相邻所述待封装芯片之间具有间距；

在所述待封装芯片组件上制备填充辅助层，所述填充辅助层连接各所述待封装芯片；

在所述待封装芯片组件外围涂底填胶材料，以使得至少所述填充辅助层、所述底填胶材料及所述基板形成腔体，且对应所述腔体具有气体进口和气体出口；

在所述气体出口处施加负压，且所述底填胶材料位于所述气体进口，以基于空气压力使所述底填胶材料流入所述待封装芯片组件底部，形成底部填充胶；

去除所述填充辅助层，得到所述贴装芯片结构。

可选地，在所述待封装芯片组件外围涂底填胶材料的方式包括：在所述待封装芯片组件四周涂所述底填胶材料，所述填充辅助层、所述底填胶材料及所述基板形成所述腔体，其中，所述待封装芯片组件外围的所述填充辅助层与所述基板之间的空间作为所述气体进口，所述气体出口设置在所述填充辅助层上。

可选地，在所述待封装芯片组件外围涂底填胶材料的方式包括：在所述基板上制作隔离层，所述隔离层位于所述待封装芯片组件的外围，所述隔离层上设置有所述气体进口；其中，在所述气体进口处涂所述底填胶材料，且所述制备方法还包括在所述底部填充胶形成后去除所述隔离层的步骤。

可选地，所述气体出口的设置方式选自设置在所述隔离层中及设置在所述填充辅助层中的任意一种。

可选地，所述隔离层的材料包括环氧树脂胶、热固性胶体、热敏性胶体及光刻胶中的至少一种。