[发明专利]一种半导体器件制造方法有效
| 申请号： | 202110306814.8 | 申请日： | 2021-03-23 |
| 公开（公告）号： | CN113075866B | 公开（公告）日： | 2022-09-30 |
| 发明（设计）人： | 吴宗晔;叶甜春;罗军;赵杰;王云 | 申请（专利权）人： | 广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司 |
| 主分类号： | G03F7/20 | 分类号： | G03F7/20 |
| 代理公司： | 无锡市汇诚永信专利代理事务所(普通合伙) 32260 | 代理人： | 朱晓林 |
| 地址： | 510000 广东省广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
1.一种半导体器件制造方法，其特征在于：包括以下步骤：
S1：按照曝光规则将要在晶圆上刻蚀的电路图形分为N个待曝光电路，将N个待曝光电路曝光到N张光罩上，具体如下：
先向EDA工具输入辨识规则；
接着利用EDA工具来识别第一次待曝光电路在刻蚀时容易产生断线的部分，并在第一次待曝光电路中容易产生断线的部分所在的区域添加辅助图形，将第一次待曝光电路以及在第一次待曝光电路容易产生断线的部分所在的区域中添加的辅助图形同时曝光到第一张光罩上；
然后继续利用EDA工具识别第二次待曝光电路在刻蚀时容易产生断线的部分，并在第二次待曝光电路中容易产生断线的部分所在的区域添加辅助图形，由于第一次待曝光电路中容易产生断线的区域添加的辅助图形位置已知，在把第一次待曝光电路中添加的辅助图形去掉后将第二次待曝光电路以及在第二次待曝光电路中容易产生断线的部分所在的区域添加的辅助图形同时曝光到第二张光罩上；
以此类推，在利用EDA工具识别第M次待曝光电路在刻蚀时容易产生断线的部分，并在第M次待曝光电路中容易产生断线的部分所在的区域添加辅助图形，由于第M-1次待曝光电路中容易产生断线的区域添加的辅助图形位置已知，在把第M-1次待曝光电路中添加的辅助图形去掉后将第M次待曝光电路以及在第M次待曝光电路中容易产生断线的部分所在的区域添加的辅助图形同时曝光到第M张光罩上，直至将第N次待曝光电路曝光到第N张光罩上；
S2：使用蚀刻机将N张光罩上的电路按照曝光顺序依次刻蚀到晶圆上，当每张光罩蚀刻完成后在晶圆上去除每张光罩上添加的辅助图形。
2.根据权利要求1所述的一种半导体器件制造方法，其特征在于：步骤S1中的辨识规则包括电路图形的宽度、电路图形的长度、辅助图形与电路图形之间的距离和辅助图形与辅助图形之间的距离。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司，未经广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110306814.8/1.html，转载请声明来源钻瓜专利网。
