[发明专利]一种高电源抑制比的低压差线性稳压器电路

说明书

本发明公开了一种高电源抑制比的低压差线性稳压器电路，包括输入缓冲级电路和输出调整级电路，所述输入缓冲级电路由放大器AMP1、功率管M1和电容C1组成，所述输出调整级电路由放大器AMP2、功率管M2、分压电阻R1和R2、输出电容C2和负载电阻Rload组成；其中所述输入缓冲级电路将输入电压VIN的纹波或噪声信号经过一次处理，从而有效的增加VIN到VOUT噪声抑制作用。本发明改变传统的线性稳压器只接一个输入电容来抑制输入级的噪声等无用信号，通过加入输入缓冲级电路，可以有效的增加VIN到VOUT噪声抑制作用，提高电源抑制比，同时还可以有效降低此线性稳压器的噪声。

技术领域

本发明涉及电子电路技术领域，尤其涉及一种高电源抑制比的低压差线性稳压器电路。

背景技术

随着通信产品的应用越来越广泛和复杂，不同种类的电子产品要求也越来越高。这些通信系统依赖于高性能数据处理芯片，射频芯片。这些器件的供电都离不开高性能，低噪声，高电源抑制比的线性稳压器。

在供电系统中，电子产品内的高性能处理芯片的供电电源通过DCDC处理芯片转换为5V，3.3V，1.8V或者更低的电压值，但是开关电源天生具有纹波大，噪声高的特点，不能直接为高性能的数据处理芯片，数据转换芯片或射频芯片直接供电，因此需要低压差线性稳压器进行能量的过渡或转换。因此低压差线性稳压器的电源抑制比也直接影响高性能数据处理或者射频芯片的电源是否纯净。

传统的线性稳压器，没有输入缓冲级部分，输入电压VIN直接连接到PMOS功率管M2的源级，由于自身结构限制原因，这种传统结构无论在低频段还是高频段的电源抑制比都不会很高，这种传统线性稳压器为电源抑制要求越来越高的精密控制或运算芯片供电，已经不能满足要求。

发明内容

为了解决上述问题，本发明提供了一种高电源抑制比的低压差线性稳压器电路，包括输入缓冲级电路和输出调整级电路，所述输入缓冲级电路的电源接输入电压VIN，所述输入缓冲级电路输出端接输出调整级电路输入端，所述输出调整级电路输出端接输出电压VOUT，所述输入缓冲级电路包括放大器AMP1和功率管M1，所述放大器AMP1的负向输入端与参考电压V1相连接，所述放大器AMP1的正向输入端与输入缓冲级电路输出电压V2端相连接，所述放大器AMP1的输出端与功率管M1的栅极相连接，所述功率管M1的源极和衬底与输入电压VIN相连接，所述功率管M1的漏极与输入缓冲级电路输出电压V2端相连接。

优选的，所述输出调整级电路包括放大器AMP2、功率管M2、分压比例电阻R1和R2、输出负载电容C2和线性稳压器的输出负载电阻Rload，所述放大器AMP2的负向输入端与参考基准电压VREF相连接，所述放大器AMP2的正向输入端与中间电压V3端相连接，所述放大器AMP2的输出端与功率管M2的栅极相连接，所述功率管M2的源极和衬底与电压V2端相连接，所述功率管M2的漏极与输出电压VOUT相连接，所述分压电阻R1的第一端与输出电压VOUT相连接，所述分压电阻R1的第二端与中间电压V3端相连接，所述分压电阻R2的第一端与中间电压V3端相连接，所述分压电阻R2的第二端接地，所述输出负载电容C2的第一端与输出电压VOUT相连接，所述输出负载电容C2的第二端接地，所述输出负载电阻Rload第一端与输出电压VOUT相连接，所述输出负载电阻Rload第二端接地。

优选的，所述输入缓冲级电路还包括旁路电容C1，所述旁路电容C1一端与输入缓冲级电路输出电压V2端相连接，所述旁路电容C1另一端接地，用以将输入缓冲级电路输出电压V2的高频噪声信号泄放到地。

优选的，所述放大器AMP1连接成负反馈结构，将参考电压V1和输入缓冲级电路输出电压V2钳位相等，使输入缓冲级电路输出电压V2等于电压V1。

优选的，所述放大器AMP2连接成负反馈结构，将参考基准电压VREF与中间电压V3钳位在一起。

优选的，所述功率管M1和功率管M2均为PMOS功率管。