[发明专利]一种用于FPGA的数据类型转换装置、方法、设备及存储介质

权利要求书

1.一种用于FPGA的数据类型转换装置，其特征在于，包括：

接收模块，用于通过IO接口接收客户端发送的扩大预设倍数后的整数型价格数据，并根据所述预设倍数确定出对应的目标乘数；

数值计算模块，用于基于所述价格数据和所述目标乘数计算得到所述价格数据的整数部分数值，并根据所述价格数据、所述整数部分数值、所述预设倍数和目标扩大倍数计算得到所述价格数据的小数部分数值；

数据转换模块，用于通过并行处理将所述小数部分数值转换为小数部分浮点数据；

双精度浮点数生成模块，用于基于所述整数部分数值、所述小数部分浮点数据，以及所述整数部分数值和所述小数部分数值分别占用的比特位长度，得到所述价格数据对应的双精度浮点数；

所述数值计算模块，包括：

第一乘法单元，用于将所述价格数据乘以所述目标乘数，得到相乘后价格数据；

目标移位参数确定单元，用于根据所述目标乘数和所述预设倍数确定出目标移位参数；

移位单元，用于根据所述目标移位参数对所述相乘后价格数据在二进制域进行右移操作，并将移位后数据的整数部分作为所述整数部分数值；

第二乘法单元，用于将所述整数部分数值乘以所述预设倍数得到第一运算结果；

差值计算单元，用于计算所述价格数据和所述第一运算结果的差值，得到第二运算结果；

小数部分数值确定单元，用于计算所述目标扩大倍数和所述预设倍数的倍数比值，将所述第二运算结果乘以所述倍数比值，得到以整数型显示的所述小数部分数值；

所述数据转换模块，包括：

并行移位单元，用于并行对所述小数部分数值进行不同长度的左移位操作，得到对应的多个移位后数据；

比较单元，用于将所述移位后数据与目标扩大倍数进行比较，根据比较结果得到对应的结果比特值；

小数部分浮点数据确定单元，用于基于所述结果比特值生成所述小数部分浮点数据。

2.根据权利要求1所述的用于FPGA的数据类型转换装置，其特征在于，还包括：

第一比特位长度计算单元，用于根据所述整数部分数值在二进制域的首个有效比特位和分割长度，对所述整数部分数值在二进制域进行分割，并行计算分割后数值段含有的比特位数量，得到所述整数部分数值占用的比特位长度；

第二比特位长度计算单元，用于根据所述小数部分数值在二进制域的首个有效比特位和分割长度，对所述小数部分数值在二进制域进行分割，并行计算分割后数值段含有的比特位数量，得到所述小数部分数值占用的比特位长度。

3.根据权利要求1所述的用于FPGA的数据类型转换装置，其特征在于，所述双精度浮点数生成模块，包括：

符号位确定单元，用于根据所述价格数据的正负性质生成符号位；

指数位确定单元，用于根据所述整数部分数值，基于所述整数部分数值占用的比特位长度或所述小数部分数值占用的比特位长度，计算得到指数位比特串；

浮点数确定单元，用于基于所述整数部分数值、所述小数部分数值占用的比特位长度和所述小数部分浮点数据，通过移位操作和或运算计算得到浮点数比特串；

双精度浮点数生成单元，用于基于所述符号位、所述指数位比特串和所述浮点数比特串，得到所述价格数据对应的双精度浮点数。