[发明专利]数据传输方法、系统、处理器及DMA控制器

说明书

本申请提出了一种数据传输方法、系统、处理器和DMA控制器，其中，方法包括：在缓冲区中充填满数据；将数据传输开启指令发送至DMA控制器，以使DMA控制器开始将缓冲区中的数据传输至设定位置；接收DMA控制器完成缓冲区的首端至中间端数据的传输时发送的半传输中断指令；根据半传输中断指令在缓冲区的首端至中间端充填数据；接收DMA控制器完成缓冲区的中间端至末端数据的传输时发送的完全传输中断指令；根据完全传输中断指令在缓冲区的中间端至末端充填数据。本申请的数据传输方法、系统、处理器和DMA控制器，在对数据传输时间要求严格的场合也能使用仅支持DMA单缓冲模式的处理器，降低对处理器硬件的性能要求，应用范围广泛。

技术领域

本申请涉及数据传输技术领域，尤其涉及一种数据传输方法、系统、处理器和DMA控制器。

背景技术

处理器(Central Processing Unit，简称CPU)在进行数据的高速传输时，为减少CPU处理时间常使用直接存储器存取(Direct Memory Access，简称DMA)控制器。

相关技术中，大多数处理器仅支持DMA单缓冲模式，DMA单缓冲模式下，只建立一个缓冲区，CPU充填缓冲区结束，DMA控制器开始将缓冲区的数据传输至指定位置，DMA控制器传输结束后，CPU继续充填缓冲区，依次交替进行传输和充填。由于DMA单缓冲模式下数据的充填和传输无法同时进行，会造成数据传输不连续，因此，在对数据传输时间要求严格的场合无法使用仅支持DMA单缓冲模式的处理器，对处理器硬件性能要求高，应用范围不够广泛。

发明内容

本申请旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本申请的第一个目的在于提出一种数据传输方法，以在对数据传输时间要求严格的场合也能使用仅支持DMA单缓冲模式的处理器，降低对处理器硬件的性能要求，应用范围广泛。

本申请的第二个目的在于提出另一种数据传输方法。

本申请的第三个目的在于提出一种处理器。

本申请的第四个目的在于提出一种DMA控制器。

本申请的第五个目的在于提出一种数据传输系统。

为达上述目的，本申请第一方面实施例提出了一种数据传输方法，包括：在缓冲区中充填满数据；将数据传输开启指令发送至DMA控制器，以使所述DMA控制器在接收到所述数据传输开启指令后开始将所述缓冲区中的数据传输至设定位置；接收所述DMA控制器发送的半传输中断指令，所述半传输中断指令由所述DMA控制器完成所述缓冲区的首端至中间端数据的传输时生成；根据所述半传输中断指令在所述缓冲区的首端至中间端充填数据；接收所述DMA控制器发送的完全传输中断指令，所述完全传输中断指令由所述DMA控制器完成所述缓冲区的中间端至末端数据的传输时生成；根据所述完全传输中断指令在所述缓冲区的中间端至末端充填数据。

本申请实施例提出的数据传输方法，处理器在缓冲区中充填满数据后，将数据传输开启指令发送至DMA控制器，DMA控制器在接收到数据传输开启指令后开始将缓冲区中的数据传输至设定位置，处理器在接收到DMA控制器发送的半传输中断指令后在缓冲区的首端至中间端重新充填数据，在接收到DMA控制器发送的完全传输中断指令后在缓冲区的中间端至末端充填数据。本申请实施例的数据传输方法基于单缓冲DMA，充分利用处理器具有的DMA半传输中断、完全传输中断和循环传输特性，实现了双缓冲模式的模拟，从而可以进行不间断的数据传输，进而在对数据传输时间要求严格的场合也能使用仅支持DMA单缓冲模式的处理器，降低对处理器硬件的性能要求，应用范围广泛。

根据本申请的一个实施例，所述在缓冲区中充填满数据之前，本申请实施例的数据传输方法还包括：在内存中申请建立所述缓冲区。

根据本申请的一个实施例，所述根据所述半传输中断指令在所述缓冲区的首端至中间端充填数据，包括：根据所述半传输中断指令从所述缓冲区的首端至中间端依次充填数据。