[发明专利]一种低成本零延时的SAR-ADC硬件校正算法在审

申请号：	202110321763.6	申请日：	2021-03-25
公开（公告）号：	CN113055007A	公开（公告）日：	2021-06-29
发明（设计）人：	戴锐;吴晓勇;崔松叶	申请（专利权）人：	深圳前海维晟智能技术有限公司
主分类号：	H03M1/10	分类号：	H03M1/10
代理公司：	深圳市兰锋盛世知识产权代理有限公司 44504	代理人：	罗炳锋
地址：	518000 广东省深圳市前海深港合作区前***	国省代码：	广东;44
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种低成本延时 sar adc 硬件校正算法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

一种低成本零延时的SAR‑ADC硬件校正算法，采用如下处理步骤：S1、定义寄存器AM和寄存器AK，通过寄存器AM和寄存器AK配置一个硬件算法电路，寄存器AM的符号位为Fm，寄存器AK的符号位为Fk，硬件算法电路以ADC输出数据Ya为输入；S2、算法电路通过Ya获得校正值TEMP1，其中TEMP1＝Ya+(Fm？AM:‑AM)；S3、算法电路通过TEMP1获得校正值TEMP2，其中TEMP2＝(Fk？AK:‑AK)*TEMP1；S4、算法电路根据校正值TEMP1和校正值TEMP2获得ADC输出数据校正值Yb,其中Yb＝TEMP1+TEMP2。通过寄存器配置一个硬件算法电路，计算方法简单，不需要占用ADC的采样时间，能最简化计算ADC的校正，具有低消耗、零延时的特点。

技术领域

本发明涉及SAR-ADC技术领域，具体的是一种低成本零延时的SAR-ADC硬件校正算法。

背景技术

逐次逼近寄存器型模数转换器(SAR-ADC)占据着大部分的中等至高分辨率ADC市场，其采样速率最高可达5Msps，分辨率为8位至18位。鉴于SAR架构允许高性能、低功耗ADC采用小尺寸封装，具有较高速度、较低成本、较高精度的特点，所以SAR-ADC尤其适合对尺寸要求严格的系统，广泛集成于MCU芯片中。

但由于生产工艺的偏差，每颗芯片的ADC特性都会有一点偏差，因此需要进行校正补偿，才能得到比较好的一致性。目前，常规的补偿方法是通过软件补偿，目前已知的硬件补偿方法普遍有存在资源消耗大，占用时钟等缺点。

发明内容

为了弥补现有技术的上述不足，本发明提供了一种低成本零延时的SAR-ADC硬件校正算法，其技术方案如下。

一种低成本零延时的SAR-ADC硬件校正算法，采用如下处理步骤：

S1、定义寄存器AM和寄存器AK，通过寄存器AM和寄存器AK配置一个硬件算法电路，寄存器AM的符号位为Fm，寄存器AK的符号位为Fk，硬件算法电路以ADC输出数据Ya为输入；

S2、算法电路通过Ya获得校正值TEMP1，其中

TEMP1＝Ya+(Fm？AM:-AM)；

S3、算法电路通过TEMP1获得校正值TEMP2，其中

TEMP2＝(Fk？AK:-AK)*TEMP1；

S4、算法电路根据校正值TEMP1和校正值TEMP2获得ADC输出数据校正值Yb,其中

Yb＝TEMP1+TEMP2。

与现有技术相比，本发明的有益效果在于：通过寄存器配置一个硬件算法电路，计算方法简单，不需要占用ADC的采样时间，能最简化计算ADC的校正，具有低消耗、零延时的特点。