[发明专利]一种低功耗宽电压范围的超低压基准源电路

权利要求书

1.一种低功耗宽电压范围的超低压基准源电路，其特征在于，包括：

自偏置电路(102)，用于产生偏置电流；

DIBL效应补偿电路(103)，用于产生具有正电压系数的补偿电流；所述DIBL效应补偿电路(103)包括第五NMOS管N6、第六NMOS管N7、第八NMOS管N12和第三PMOS管P8，N6的漏极与N1的栅极相连，N6的源极接地，N7的漏极接电源，N7的栅极、N7的源极、P8的源极、N12的漏极和N6的栅极相连，P8的漏极和栅极接地，N12的源极和栅极接地；

启动电路(104)，用于产生启动信号；

基准产生电路(101)，所述DIBL效应补偿电路(103)的输出端与基准产生电路(101)的第一输入端相连，所述自偏置电路(102)的输出端与基准产生电路(101)的第二输入端相连，所述启动电路(104)的输出端与基准产生电路(101)的第三输入端相连，所述基准产生电路(101)用于根据补偿电流和偏置电流相减后得到零电压系数的偏置电流，在启动信号的作用下获得具有低线性敏感度的基准输出电压。

2.如权利要求1所述的超低压基准源电路，其特征在于，所述基准产生电路(101)包括第一NMOS管N1和第二NMOS管N2，N1的栅极和漏极与N2的栅极相连，N1的源极与N2的漏极相连，N2的源极和衬底、N1的衬底都接地，N2的漏极电压为基准输出电压。

3.如权利要求2所述的超低压基准源电路，其特征在于，所述自偏置电路(102)包括第一PMOS管P0、第二PMOS管P3、第三NMOS管N4和第四NMOS管N5，P0和P3的源极接电源，P0和P3的栅极与P3的漏极相连，N4的漏极与P3的漏极相连，P0的漏极与N1的源极相连，N4的栅极与N1的栅极相连，N4的源极与N5的漏极相连，N5的栅极与N2的漏极相连，N5的源极接地。

4.如权利要求3所述的超低压基准源电路，其特征在于，所述启动电路(104)包括第四PMOS管P9、第五PMOS管P10和第七NOMS管N11，P9的源极接电源，P9的栅极、P10的源极与P0的栅极相连，P9的漏极、P10的栅极和N11的栅极相连，P10的漏极接地，N11的漏源极相连并接地。

5.如权利要求2所述的超低压基准源电路，其特征在于，N1为薄栅管，N2为厚栅管，N2的阈值电压高于N1。

6.如权利要求1所述的超低压基准源电路，其特征在于，基准产生电路(101)、自偏置电路(102)、DIBL效应补偿电路(103)和启动电路(104)所采用的所有MOS管的栅源电压均小于其阈值电压。