[发明专利]SOC芯片内Flash存储器的低功耗控制装置及方法

权利要求书

1.一种SOC芯片内Flash存储器的低功耗控制装置，其特征在于，包括：

控制逻辑模块，用于根据预先设定的控制逻辑生成时钟门控使能信号，并将所述时钟门控使能信号发送至时钟门控模块；还用于根据接收的控制模块反馈的操作结束信号，生成相应新的时钟门控使能信号以使时钟门控模块控制所述控制模块的时钟输入；

时钟门控模块，用于根据标准时钟信号和时钟门控使能信号进行开启或关闭，还在开启时生成控制模块的时钟输入；

控制模块，用于根据所述时钟输入对Flash存储器进行相应控制操作，并在操作结束后即时反馈操作结束信号至所述控制逻辑模块。

2.根据权利要求1所述的SOC芯片内Flash存储器的低功耗控制装置，其特征在于，所述控制模块，包括上电控制单元、擦除控制单元、编程控制单元、读数据控制单元和待机/唤醒控制单元中的至少两种，其中，

所述上电控制单元，用于根据外部上电复位指令和所述时钟输入，对所述Flash存储器执行上电操作，并在操作结束后即时反馈上电结束信号至所述控制逻辑模块；

所述擦除控制单元，用于根据所述时钟输入，对所述Flash存储器执行扇区擦除和/或片擦除，并在操作结束后即时反馈擦除结束信号至所述控制逻辑模块；

所述编程控制单元，用于根据所述时钟输入，控制所述Flash存储器执行程序编程，并在操作结束后即时反馈编程结束信号至所述控制逻辑模块；

所述读数据控制单元，用于根据所述时钟输入，控制所述Flash存储器执行处理器指令数据读取操作，并在操作结束或检测到处理器进入低功耗状态后，即时反馈读数据结束信号至所述控制逻辑模块；

所述待机/唤醒控制单元，用于根据所述时钟输入，在待机处理阶段/唤醒处理阶段控制所述Flash存储器执行待机操作/唤醒操作，并在待机/唤醒操作结束后即时反馈待机/唤醒结束信号至所述控制逻辑模块。

3.根据权利要求2所述的SOC芯片内Flash存储器的低功耗控制装置，其特征在于，所述上电控制单元、擦除控制单元、编程控制单元和读数据控制单元的控制操作的优先级顺序依次为：上电控制单元＞擦除控制单元＞编程控制单元＞读数据控制单元。

4.根据权利要求2或3所述的SOC芯片内Flash存储器的低功耗控制装置，其特征在于，所述时钟门控模块包括第一时钟门控单元、第二时钟门控单元、第三时钟门控单元、第四时钟门控单元和第五时钟门控单元中的至少两种，且分别依次与上电控制单元、擦除控制单元、编程控制单元、读数据控制单元和待机/唤醒控制单元一一对应，以根据各自相应新的时钟门控使能信号向各控制单元分别提供相应的所述时钟输入。

5.根据权利要求4所述的SOC芯片内Flash存储器的低功耗控制装置，其特征在于，所述各自相应新的时钟门控使能信号，由所述控制逻辑模块按照所述控制逻辑并根据控制模块反馈的操作结束信号和/或外部输入的操作使能信号来确定，具体地，

所述第一时钟门控单元相应的第一时钟门控使能信号，由所述控制逻辑模块根据所述上电控制单元在上电操作结束后即时反馈的上电结束信号确定；

和，所述第二时钟门控单元相应的第二时钟门控使能信号，由所述控制逻辑模块根据外部输入的擦除使能信号和所述上电结束信号相与再取反的输出结果确定；

和，所述第三时钟门控单元相应的第三时钟门控使能信号，由所述控制逻辑模块根据外部输入的编程使能信号和所述擦除使能信号的取反信号再和所述上电结束信号相与后再取反的输出结果确定；

和，所述第四时钟门控单元相应的第四时钟门控使能信号，由所述控制逻辑模块根据外部输入的处理器睡眠信号和深度睡眠信号相或后，再和上电结束信号的取反信号以及擦除使能信号和编程使能信号相或的结果相与的输出结果确定；

和，所述第五时钟门控单元相应的第五时钟门控使能信号，由所述控制逻辑模块根据处理器睡眠信号和深度睡眠信号相或后再和外部输入的待机使能信号相与的结果，再和处理器睡眠信号和深度睡眠信号相或再取反后再和外部输入的唤醒结束信号相与的结果再相或的输出结果确定。