[发明专利]一种概率计算脉冲式神经网络计算单元和架构

说明书

本申请提出一种概率计算脉冲式神经网络计算单元和架构。所述计算单元包括输入单元、输出单元。输入单元在每一个活动周期，根据当前活动周期的输入值和权重值，通过概率计算产生脉冲序列；输出单元，对所述脉冲序列中的脉冲进行计数，并累加一个基础值，生成当前活动周期的输出值。所述计算阵列包含所述计算单元，呈矩阵排列。所述架构，使用所述计算单元的组合构成计算阵列。本申请解决脉冲神经网络计算量大、需要实现高速计算的问题。

技术领域

本发明涉及集成电路、电路与系统及其类脑计算领域，尤其涉及基于概率计算的双神经元脉冲神经网络硬件架构设计方法及装置。

背景技术

在现有的脉冲神经网络硬件加速器设计中，往往采用模拟电路实现对生物神经元发送与接收尖峰脉冲(模拟量)的仿生设计，虽具有较佳的计算能效优势，但模拟电路不易于实现可重构设计，较难达到神经网络通用加速的目的，且由于易受噪声影响，计算可靠性不佳。

数字电路有利于实现脉冲神经网络的通用硬件加速器设计，但神经元间的通信通过传递尖峰脉冲实现，而尖峰脉冲是在时间轴上连续变化的模拟量，现有的数字电路神经元建模中，为了得到某一时刻的膜电位运算，需要记录每个神经元从不应期结束开始直到当前时刻的所有输入脉冲，并且根据脉冲对膜电位增量的变化曲线得到各个脉冲在这一时刻对各神经元的增量值，并受权重加权，累加得到膜电位。这样的计算方式需要大量的存储，也导致了庞大的运算量，在效率上具有较大的劣势。

当计算神经元在t时刻的膜电位时，要对多个输入到神经元的尖峰脉冲波形进行时域累积。尤其是，当输入输出数量较大时，电路规模大，设计困难、计算速度不易提高。

发明内容

为解决脉冲神经网络计算量大、需要提高计算速度的问题，本申请提出一种基于概率计算脉冲式神经网络计算单元和架构。

第一方面，本申请提出一种概率计算脉冲式神经网络计算单元，包括输入单元、输出单元。

所述输入单元，在每一个活动周期，根据当前活动周期的输入值和权重值，通过概率计算产生脉冲序列。

所述输出单元，用于对所述脉冲序列中的脉冲1进行计数，并累加一个基础值，生成当前活动周期的输出值。

优选地，所述输入单元包含激活阈值判定模块、脉冲发生模块、随机数生成器。所述激活阈值判定模块，用于比较输入值和门限值，当所述输入值大于门限值时，产生激活脉冲，使能所述脉冲发生模块。所述随机数生成器，用于在设定的位数范围内生成随机数。所述脉冲发生器，用于比较每一个随机数与权重值的大小，生成所述脉冲序列，其中的脉冲1呈随机分布，在每一个脉冲序列重复周期内，脉冲1的数量为所述权重值。

优选地，所述输出单元包含脉冲计数器、移位寄存器。当神经元状态值为1时，使能所述脉冲计数器。所述脉冲计数器，用于在上一活动周期的输出值的衰减值的基础上，对当前活动周期中生成的所述脉冲序列中的脉冲1进行计数并累积，生成当前活动周期的输出值。所述移位寄存器，用于对当前活动周期的输出值二进制移位，使输出值相对减小1/2，生成当前活动周期的输出值的衰减值，用作下一活动周期脉冲计数器的基础值。

第二方面，本申请实施例提出一种基于概率计算脉冲式神经网络架构，包含本申请任意一项实施例所述计算单元组成计算阵列，所述计算阵列中的计算单元呈矩阵排列。

所述计算阵列包含至少1个输出神经元，每1个输出神经元对应num_in个计算单元。所述num_in个计算单元构成一个子阵列。所述子阵列，用于在每一个活动周期计算num_in个权重值和num_in个输入值条件下的膜电位输出；每个计算单元分别输入一个输入值和对应的权重值，其中：

第i个计算单元的输出单元生成的当前活动周期的输出值，作为第i+1个计算单元的输出单元的基础值，i＝1～num_in-1；