[发明专利]一种场效应管及其制备方法

说明书

本发明属于半导体芯片技术领域，公开了场效应管包括在碳化硅衬底形成第一外延层，在第一外延层上的第二外延层，间隔形成在第二外延层内的第一注入区，第二外延层包括第一子外延层和第二子外延层，第一子外延层位于第一注入区之间，在衬底上形成导电类型不同的两层外延层，在第二子外延层之间并与第一子外延层形成第二注入区，以及形成在第二子外延层内并远离第二注入区的第三注入区，贯穿第二外延层并延伸至第一外延层内的沟槽、形成在沟槽的侧壁和沟槽的底部的氧化层、以及形成在氧化层上的多晶硅，沟槽与第一注入区、第二子外延层和第三注入区连接，还公开了场效应管制备方法，提高了器件的工作性能，降低了器件的导通电阻。

技术领域

本发明涉及半导体芯片技术领域，尤其涉及一种场效应管及其制备方法。

背景技术

碳化硅作为第三代半导体材料，具有高饱和漂移速度和高热导率的特性，适合制造高压大功率半导体器件。碳化硅沟槽MOS器件相比于传统平面型MOS器件，具有更大的沟道密度从而具有更低的导通电阻。通常通过P埋层来屏蔽栅氧化层降低其电场，这样做会引入JFET区电阻，而通过进一步增大该JFET区电阻，来加速JFET区的夹断，实现饱和电流的降低。然而，场效应管还存在着栅氧化层电场过高以及饱和电流过大的问题。

发明内容

有鉴于此，为了解决上述存在的技术问题，本发明提供了一种提高击穿电压、降低导通电阻和提升工作性能的场效应管，具体采用以下具体方案来实现。

第一方面，本发明提供了一种场效应管，其包括：

碳化硅衬底；

形成在所述碳化硅衬底上的第一导电类型的第一外延层；

形成在所述第一外延层上的第二导电类型的第二外延层；

间隔形成在所述第二外延层内的第一注入区，其中，所述第二外延层包括第一子外延层和第二子外延层，所述第一子外延层位于所述第一注入区之间；

形成在所述第二子外延层之间并与所述第一子外延层对应设置的第二导电类型的第二注入区，以及形成在所述第二子外延层内并远离所述第二注入区的第一导电类型的第三注入区，垂直于所述第一外延层的方向上，部分所述第二子外延层位于所述第二注入区之间；

贯穿所述第二外延层并延伸至所述第一外延层内的沟槽、形成在所述沟槽的侧壁和所述沟槽的底部的氧化层、以及形成在所述氧化层上的多晶硅，所述沟槽与所述第一注入区、所述第二子外延层和所述第三注入区连接。

作为上述技术方案的进一步改进，所述第一注入区包括第一导电类型的第一注入子区和第二导电类型的第二注入子区，所述第二注入子区位于所述第一注入子区之间，所述第二注入区与所述第一注入子区、所述第二注入子区交错排列。

作为上述技术方案的进一步改进，所述第一注入区的掺杂浓度小于所述第三注入区的掺杂浓度，所述第二注入区的掺杂浓度大于所述第二外延层的掺杂浓度。

第二方面，本发明还提供了一种场效应管的制备方法，包括以下步骤：

提供碳化硅衬底；

在所述碳化硅衬底上形成第一导电类型的第一外延层；

在所述第一外延层上形成第二导电类型的第二外延层；

在所述第二外延层内形成间隔排列的第一注入区，其中，所述第二外延层包括第一子外延层和第二子外延层，所述第一子外延层位于所述第一注入区之间，所述第二子外延层与所述第一注入区对应设置；

在所述第二子外延层之间形成并与所述第一子外延层对应设置的第二导电类型的第二注入区，以及在所述第二子外延层内形成并远离所述第二注入区的第一导电类型的第三注入区；