[发明专利]栅极驱动电路、显示面板和显示装置

权利要求书

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多级栅极驱动单元，每一所述栅极驱动单元包括第一反相器模块，所述第一反相器模块包括：

第一反相模块，所述第一反相模块包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管串联连接，所述第一晶体管的栅极、源极分别电性连接第一时钟信号和高电压信号，所述第二晶体管的栅极、漏极分别电性连接控制信号和第一低电压信号，所述第一晶体管的漏极和所述第二晶体管的源极电性连接且配置为所述第一反相模块的输出端；

第一辅助模块，所述第一辅助模块包括第三晶体管，所述第三晶体管的栅极、源极和漏极分别电性连接第二时钟信号、所述第一反相模块的所述输出端和所述第一低电压信号，所述第二时钟信号和所述第一时钟信号的相位相反；

其中，当所述第一反相器模块处于第一状态时，所述第一晶体管处于无偏压状态，所述第二晶体管处于负偏压状态，当所述第一反相器模块处于第二状态时，所述第一晶体管处于负偏压状态，所述第二晶体管处于无偏压状态。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述控制信号在高电平期间的电压值大于所述控制信号在低电平期间的电压值，当所述控制信号在所述低电平期间时，所述第一反相器模块交替处于所述第一状态和所述第二状态。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第一时钟信号和所述第二时钟信号均为时钟信号。

4.根据权利要求2所述的栅极驱动电路，其特征在于，所述第一时钟信号对应的高电平的电压值等于所述高电压信号的电压值，所述控制信号在所述低电平期间的电压值等于所述第一低电压信号的电压值。

5.根据权利要求1所述的栅极驱动电路，其特征在于，所述第三晶体管的尺寸小于所述第二晶体管的尺寸，所述第一晶体管的尺寸小于所述第二晶体管的尺寸。

6.根据权利要求1所述的栅极驱动电路，其特征在于，每一所述栅极驱动单元还包括下拉模块，所述下拉模块的控制端电性连接所述第一反相模块的所述输出端，所述下拉模块的输入端电性连接下拉电压，所述下拉模块的输出端电性连接待下拉端。

7.根据权利要求6所述的栅极驱动电路，其特征在于，每一所述栅极驱动单元包括还包括第二反相器模块，所述第二反相器模块包括：

第二反相模块，所述第二反相模块包括第四晶体管和第五晶体管，所述第四晶体管和所述第五晶体管串联连接，所述第四晶体管的栅极、源极分别电性连接所述第二时钟信号和所述高电压信号，所述第五晶体管的栅极、漏极分别电性连接所述控制信号和所述第一低电压信号，所述第四晶体管的漏极和所述第五晶体管的源极电性连接且配置为所述第二反相模块的输出端；

第二辅助模块，所述第二辅助模块包括第六晶体管，所述第六晶体管的栅极、源极和漏极分别电性连接所述第一时钟信号、所述第二反相模块的所述输出端和所述第一低电压信号；

其中，当所述第二反相器模块处于第三状态时，所述第四晶体管处于无偏压状态，所述第五晶体管处于负偏压状态，当所述第二反相器模块处于第四状态时，所述第四晶体管处于负偏压状态，所述第五晶体管处于无偏压状态；

其中，所述下拉模块的控制端分时电性连接所述第一反相模块的所述输出端和所述第二反相模块的所述输出端，任意时刻所述第二反相模块的所述输出端的信号的极性和所述第一反相模块的所述输出端的信号的极性相反，使得在任意时刻所述下拉模块的所述输入端均电性连接所述下拉模块的所述输出端，以使所述待下拉端电性连接所述下拉电压。

8.根据权利要求6所述的栅极驱动电路，其特征在于，每一所述栅极驱动单元还包括复位模块，所述复位模块的控制端电性连接复位信号，所述复位模块的输入端电性连接低电压信号，所述复位模块的输出端电性连接待复位端，所述待复位端和所述待下拉端电性连接。

9.一种显示面板，其特征在于，所述显示面板包括如权利要求1-8任一项所述的栅极驱动电路。

10.一种显示装置，其特征在于，所述显示装置包括如权利要求9所述的显示面板。