[发明专利]半导体器件及其制备方法

说明书

本发明提供一种半导体器件及其制备方法，所述半导体器件第一导电层的每两个第一导线具有共用端，第二导电层的每两个第二导线具有共用端，该种形式的连接结构在共用端可仅采用一根连线将两个导线电引出，既可以增大工艺窗口，又可以减少一根连线，为后段连线工艺提供方便。

技术领域

本发明涉及集成电路领域，尤其涉及一种半导体器件及其制备方法。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战引起了诸如多栅极场效应晶体管(FET)的三维设计的发展。全包围栅互补场效应晶体管(CFET)是将一个N沟道金属氧化物半导体场效应晶体管（NFET）和一个P沟道金属氧化物半导体场效应晶体管（PFET）圆柱体纳米线或者纳米带沟道垂直堆叠起来。在增强器件驱动电流的同时，又大大节省芯片面积，提高芯片器件集成度。

在全包围栅互补场效应晶体管中，沟道区域的所有侧面都由栅电极包围，这允许沟道区域中更充分的耗尽，并且由于较陡的亚阈值电流摆幅(SS)和较小的漏致势垒降低(DIBL)而产生较少的短沟道效应。

随着晶体管尺寸不断缩小至10-15nm以下的技术节点，需要对全包围栅互补场效应晶体管进行进一步的改进。

发明内容

本发明提供一种半导体器件及其制备方法，其提出一种有效提高集成度的CFET结构，能够增大工艺窗口，又可以减少一根连线，为后段连线工艺提供方便。

为了解决上述问题，本发明提供了一种半导体器件，其包括：衬底；第一导电层，设置在所述衬底表面，所述第一导电层包括多个第一导线对，每一所述第一导线对包括两条第一导线，且所述两条第一导线具有共用端及非共用端；第一场效应晶体管，设置在所述第一导电层上，具有第一沟道结构，所述第一沟道结构沿垂直所述衬底表面的方向延伸，且所述第一沟道结构的第一端与所述第一导线电连接；第二导电层，设置在所述第一场效应晶体管上，所述第二导电层包括多个第二导线对，每一所述第二导线对包括两条第二导线，且所述两条第二导线具有共用端及非共用端；第二场效应晶体管，设置在所述第二导电层上，具有第二沟道结构，所述第二沟道结构沿垂直所述衬底表面的方向延伸，其中，所述第二沟道结构的第一端及所述第一沟道结构的第二端均与所述第二导线电连接；栅极结构，环绕所述第一沟道结构侧面及所述第二沟道结构侧面，所述第一场效应晶体管及所述第二场效应晶体管共用所述栅极结构。

为了解决上述问题，本发明还提供一种半导体器件的制备方法，所述半导体器件包括导电层，所述导电层包括多个导电对，每一所述导线对包括两条导线，且所述两条导线具有共用端及非共用端；形成所述导电层的方法包括如下步骤：于基底上形成初始导电层；图案化所述初始导电层，形成多个初始导线对，所述初始导线对为两条导线围绕而成的闭合图形；切割所述初始导线对的一端，使该端的导线断开，以使所述两条导线具有共用端及非共用端

本发明的优点在于，第一导电层的每两个第一导线具有共用端，第二导电层的每两个第二导线具有共用端，该种形式的连接结构在共用端可仅采用一根连线将两个导线电引出，既可以增大工艺窗口，又可以减少一根连线，为后段连线工艺提供方便。

附图说明

图1A是本发明半导体器件的第一实施例的俯视结构示意图；

图1B是沿图1A中A-A线的截面示意图；

图1C是沿图1A中B-B线的截面示意图；

图1D是沿图1A中C-C线的截面示意图；

图2A~图2C是本发明第一实施例提供的第一导电层的俯视示意图；

图3是本发明第一实施例提供的第二导电层的俯视示意图；

图4是本发明第一实施例提供的第一导线及第二导线在衬底表面的投影示意图；