[发明专利]半导体器件及其制备方法

说明书

本发明提供一种半导体器件及其制备方法。制备方法包括：提供半导体器件，其中，所述半导体器件上设有非晶硅层；透过所述非晶硅层识别被所述非晶硅层覆盖的布线以进行曝光对准，图案化所述非晶硅层；在图案化后的所述非晶硅层的侧壁形成间隔层；去除图案化后的所述非晶硅层；以所述间隔层为掩膜刻蚀所述半导体器件。本发明解决了半导体器件的制备时间较长，成本较高的技术问题。

技术领域

本发明涉及半导体器件技术领域，特别涉及一种半导体器件及其制备方法。

背景技术

目前，可以通过自对准双重成像技术(Self-aligned Double Patterning，SADP)实现将光刻层的图形转移到半导体器件中，且在半导体器件中形成1/2最小尺寸(1/2Pitch)的光刻图形，从而形成高密度的半导体集成电路的要求。传统的制备方法中，掩膜层的材质通常为炉管硅，炉管硅需要硅烷在较高的温度下分解形成，而且炉管硅的透光性较差，炉管硅材质的掩膜层需要进行快速热退火(RTA)才可改善炉管硅的透光性，这使得半导体器件的制备时间较长，成本较高。

发明内容

本发明的目的在于提供一种半导体器件及其制备方法，以解决半导体器件的制备时间较长，成本较高的技术问题。

本发明提供一种半导体器件的制备方法，包括：提供半导体器件，其中，所述半导体器件上设有非晶硅层；透过所述非晶硅层识别被所述非晶硅层覆盖的布线以进行曝光对准，图案化所述非晶硅层；在图案化后的所述非晶硅层的侧壁形成间隔层；去除图案化后的所述非晶硅层；以所述间隔层为掩膜刻蚀所述半导体器件。

其中，所述非晶硅层的反射率为4.0～4.2。

其中，所述非晶硅层的消光系数为0.07～0.09。

其中，所述非晶硅层的形成工艺为化学气相沉积。

其中，所述非晶硅层的形成温度小于预设温度。

其中，所述预设温度小于等于300°。

其中，所述非晶硅层的厚度为

其中，所述间隔层的材质包括二氧化硅。

其中，所述半导体器件上设有牺牲材料层，所述牺牲材料层层叠在所述半导体器件与所述非晶硅层之间；“图案化所述非晶硅层”包括：图案化所述非晶硅层与所述牺牲材料层，以使得所述非晶硅层形成图案化的所述非晶硅层，所述牺牲材料层形成牺牲层，其中，图案化的所述非晶硅层与所述牺牲层层叠形成若干间隔设置的芯轴；“在图案化后的所述非晶硅层的侧壁形成间隔层”包括：在所述芯轴的侧壁形成所述间隔层；“去除图案化后的所述非晶硅层”包括：去除所述芯轴。

其中，相邻的所述芯轴之间形成芯轴孔，“在所述芯轴的侧壁形成间隔层”包括：在所述芯轴的顶壁、所述芯轴的侧壁以及所述芯轴孔的底壁形成初始间隔层；去除所述芯轴顶壁的所述初始间隔层与所述芯轴孔底壁的所述初始间隔层，以得到所述芯轴侧壁的间隔层。

其中，刻蚀后的所述半导体器件上形成接触孔，所述接触孔露出所述布线；所述制备方法还包括：在所述接触孔内形成金属线，其中，所述金属线与所述布线连接。

其中，所述半导体器件为三维存储器。

本发明提供一种半导体器件，所述半导体器件由上述的制备方法制备。

综上所述，本申请通过在半导体器件上设置非晶硅层，非晶硅层的透光性较好，透过非晶硅层能够看清楚半导体器件上的布线图案，便于光刻对准，方便于准确地对非晶硅层进行图案化，进而可以准确地对半导体器件进行刻蚀。本申请解决了硅烷(SiH₄)分解形成的炉管硅的透光性不好，通过高温退火(RTA)才能改善其透光性的技术问题。本申请的非晶硅层本身的透光性较好，无需高温退火(RTA)来改善透光性。

附图说明