[发明专利]PCB制作方法、PCB及导电介质的漏放检测方法

说明书

本发明公开了PCB制作方法、PCB及导电介质的漏放检测方法，该PCB制作方法包括：提供第一芯板、半固化片、第二芯板；在第一芯板的下表面按照相同阻抗设计参数制作间隔布置的第一参考阻抗线、检测阻抗线和第二参考阻抗线，在第一芯板的上表面对应第一参考阻抗线的位置设置第一刮铜区域，在第一芯板的上表面对应检测阻抗线的位置设置第二刮铜区域；对半固化片进行开窗处理，以在半固化片对应检测阻抗线的位置形成填充区域；依次叠置第一芯板、半固化片和第二芯板，并在叠置半固化片时在填充区域内注入导电介质；对第一芯板、半固化片和第二芯板进行压合处理以制得PCB；本发明能够全面检测导电介质是否存在漏放，避免因导电介质漏放而导致的PCB连接失效。

技术领域

本发明涉及PCB(Printed Circuit Board，印制线路板)技术领域，尤其涉及PCB制作方法、PCB及导电介质的漏放检测方法。

背景技术

伴随5G无线移动通讯产业的发展，人们对超高流量密度、超高连接密度以及超高移动性的需求越来越高，核心元器件小型化趋势越来越明显，芯片主频不断提高，功能日益增强，单个芯片的功耗逐渐增大，从而导致热流密度的急剧提高。

同时，传统的印制电路产品已不能满足高频信号的高保真传输。通过研究表明，将某种类型的导电导热介质置于PCB中，不但可实现高效散热及有效接地屏蔽信号，实现信号高保真传输，且可降低焊接爬锡短路风险，增强产品使用安全性能，但此类产品在制作过程中存在以下问题：

1、在多层板压合时，若导电介质漏放，将导致PCB连接失效，这里的漏放具体指没有将导电介质埋置于PCB内部；

2、因导电介质埋置于PCB内部，较难通过非破坏性测试进行检测是否存在漏放问题；

3、在PCB出货前从PCB中抽取检测样本，对检测样本进行破坏性检测，不仅效率低，而且只能作为抽检方法使用，代表性有限，如果将导电介质的漏放的PCB产品出货至客户，公司和客户均需要承担相关部件的失效风险。

发明内容

本发明的目的是提供PCB制作方法、PCB及导电介质的漏放检测方法，能够全面检测导电介质是否存在漏放现象，从而避免因导电介质漏放而导致的PCB连接失效，并能克服现有破坏性检测方式存在的效率低和漏检率高的问题。

为了实现上有目的，本发明公开了一种PCB制作方法，其包括：

S1、提供第一芯板、半固化片和第二芯板；

S2、在所述第一芯板的下表面按照相同阻抗设计参数制作间隔布置的第一参考阻抗线、检测阻抗线和第二参考阻抗线，在所述第一芯板的上表面对应所述第一参考阻抗线的位置设置第一刮铜区域，在所述第一芯板的上表面对应所述检测阻抗线的位置设置第二刮铜区域；

S3、对所述半固化片进行开窗处理，以在所述半固化片对应所述检测阻抗线的位置形成填充区域；

S4、依次叠置所述第一芯板、半固化片和第二芯板，并在叠置所述半固化片时在所述填充区域内注入导电介质；

S5、对所述第一芯板、半固化片和第二芯板进行压合处理以制得PCB。

较佳地，所述步骤(2)具体包括：

S21、对所述第一芯板制作线路图层，在制作线路图层时在所述第一芯板的下表面分别形成所述第一参考阻抗线、检测阻抗线和第二参考阻抗线；

S22、对所述第一芯板的上表面进行刮铜处理以形成所述第一刮铜区域和第二刮铜区域。

较佳地，所述第二刮铜区域位于所述填充区域的投影区域内，所述检测阻抗线位于所述第二刮铜区域的投影区域内，所述第一参考阻抗线位于所述第一刮铜区域的投影区域内，所述第一参考阻抗线、第一刮铜区域和第二参考阻抗线均位于所述填充区域的投影区域外。