[发明专利]基于FPGA内嵌处理器的虚拟仿真测试方法

说明书

本发明公开了一种基于FPGA内嵌处理器的虚拟仿真测试方法，包括如下步骤：步骤1，查看被测FPGA软件开发环境，如果是使用MicroBlaze系列开发，则执行步骤2；如果被测FPGA软件使用Zynp系列开发，则执行步骤3；步骤2：连接及转换文件：将被测FPGA软件中C语言转换为可执行文件；然后读取可执行文件，进行仿真测试；步骤3，编写总线BFM文件，使用BFM文件替换原硬核IP，调用BFM文件进行仿真测试。本发明的虚拟仿真测试方法能够实现两种语言协同开发的FPGA内嵌处理器虚拟仿真测试。从而不仅保证了设计的正确性、完善性，又杜绝了后续生产工作中因设计而引发的错误，即节约了经济成本、又保证了项目如期地完成。

技术领域

本发明属于虚拟仿真测试领域，具体涉及一种基于FPGA内嵌处理器的虚拟仿真测试方法。

背景技术

FPGA作为一种可编程的器件，最初应用在通信领域，随着纳米技术的提出和微电子技术的发展，可编程逻辑系统设计技术在集成电路产业中独树一帜，应用范围遍及军工、汽车电子、航空航天、医疗、通讯、安防、广播、工业、消费类市场、监察控制等多个热门领域。并随着工艺的不断进步，向着更广泛的领域扩展。然而在FPGA设计中，测试任务起着承上启下的作用，它不仅保证了设计的正确性、完善性，又杜绝了后续生产工作中，因设计而引发的错误，即节约了经济、又保证了项目如期地完成。

在传统的FPGA开发设计中，由于FPGA单纯的逻辑电路设计占用了绝大部分，测试一般仅采用直接对设计输入激励，然后捕获输出结果并加以分析的测试方法进行验证，但是随着应用场景的变化和对FPGA性能等要求的提高，各FPGA供应商提出了FPGA内嵌处理器的设计方案，一般采用两种语言协同开发(两种语言即软件语言如C语言、硬件语言如Verilog或VHDL)，针对此种FPGA内嵌处理器软件的测试方法，因仿真工具无法同时识别C语言与Verilog等硬件语言，测试往往采用屏蔽嵌入式处理器设计部分(C语言)，只针对逻辑部分(Verilog或VHDL语言)进行仿真测试。显然，这种测试方法无法从整个设计的完善度、可靠性方面完整的去验证整个FPGA软件的功能，导致存在验证漏洞，因此提出一种可充分验证FPGA内嵌处理器软件的测试方法是非常有必要的。

发明内容

为了解决FPGA内嵌处理器设计中采用屏蔽嵌入式处理器设计部分，只针对逻辑部分进行仿真测试导致的存在验证漏洞的问题，本发明的目的在于，提供一种基于FPGA内嵌处理器的虚拟仿真测试方法。

为了实现上述目的，本发明采用如下技术方案予以解决：

一种基于FPGA内嵌处理器的虚拟仿真测试方法，包括如下步骤：

步骤1，查看被测FPGA软件开发环境，如果是使用MicroBlaze系列开发，则执行步骤2；如果被测FPGA软件使用Zynp系列开发，则执行步骤3；

步骤2：连接及转换文件：将被测FPGA软件中C语言转换为可执行文件；然后读取可执行文件，进行仿真测试；

步骤3，编写总线BFM文件，使用BFM文件替换原硬核IP，调用BFM文件进行仿真测试。

进一步的，所述步骤2包括如下步骤：

步骤2-1：将被测FPGA软件中C语言部分编译完成后生成的.elf文件转化成.mem文件；

步骤2-2：读取可执行文件：将步骤2-1得到的转换后的可执行文件读入测试平台；在测试执行时与FPGA逻辑部分进行数据交互完成测试。

进一步的，所述步骤2-1具体包括如下步骤：

步骤2-1-1：修改bmm文件；

步骤2-1-2：调用bmm文件，生成.mem可执行文件。

进一步的，所述步骤2-1-1的具体操作如下：