[发明专利]时间偏差测量方法、装置、通信设备和可读存储介质

说明书

本发明提供一种时间偏差测量方法、装置、通信设备和可读存储介质，该时间偏差测量方法应用于IEEE 1588PTP从时钟同步系统，包括：使能FPGA，控制FPGA接收外部时钟设备提供的时钟脉冲信号，FPGA通过外设引脚与外部时钟设备连接；根据FPGA中时钟脉冲信号到来时刻的计数器的第一计数值，调整FPGA的工作频率至第一频率，使计数器零时刻与时钟脉冲信号到来时刻对齐后，锁定FPGA的工作频率；启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号；关闭外部时钟设备，通过外设引脚传输测量脉冲信号至FPGA；根据FPGA中测量脉冲信号到来时刻的计数器的第二计数值，计算出网络延时的时间偏差。本发明可以测量出收发路径延时不对称带来的时间偏差，以便于后续的延时补偿。

技术领域

本发明涉及通信技术领域，具体而言，涉及一种时间偏差测量方法、装置、通信设备和可读存储介质。

背景技术

现有的基于1588协议进行时间同步的系统中，由于设备连接网络的问题，在同步的过程中会产生一定的时间偏差，从而影响同步时间的精度，并且现有技术中缺少一种时间偏差精确测量的方法。

发明内容

鉴于上述问题，本发明提供了一种时间偏差测量方法、装置、通信设备和可读存储介质，以测量出网络延时以及收发路径延时不对称带来的时间偏差，从而便于后续的延时补偿，提高用户的体验度。

为了实现上述目的，本发明采用如下的技术方案：

一种时间偏差测量方法，应用于IEEE 1588PTP从时钟同步系统，包括：

使能FPGA，控制所述FPGA接收外部时钟设备提供的时钟脉冲信号，所述FPGA通过外设引脚与所述外部时钟设备连接；

根据所述FPGA中所述时钟脉冲信号到来时刻的计数器的第一计数值，调整所述FPGA的工作频率至第一频率，使所述计数器零时刻与所述时钟脉冲信号到来时刻对齐后，锁定所述FPGA的工作频率；

启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号；

关闭所述外部时钟设备，通过所述外设引脚传输所述测量脉冲信号至所述FPGA；

根据所述FPGA中所述测量脉冲信号到来时刻的所述计数器的第二计数值，计算出网络延时的时间偏差。

优选地，所述的时间偏差测量方法中，所述根据所述FPGA中所述时钟脉冲信号到来时刻的计数器的第一计数值，调整所述FPGA的工作频率至第一频率，使所述计数器零时刻与所述时钟脉冲信号到来时刻对齐后，锁定所述FPGA的工作频率包括：

按照预设时间间隔读取所述FPGA接收时钟脉冲信号后计数器的第一计数值；

根据所述第一计数值和所述FPGA的当前工作频率计算与所述时钟脉冲信号的频偏值；

根据所述频偏值调整所述工作频率，在所述频偏值小于等于预设值时，锁定所述FPGA的工作频率。

优选地，所述的时间偏差测量方法中，利用以下公式计算所述频偏值：

当所述计数器溢出时，

当所述计数器未溢出时，

上述两式中，fe为所述频偏值，c为计数值，f为所述FPGA的当前工作频率。

优选地，所述的时间偏差测量方法中，所述启动1588协议栈，从网络侧接收1588时钟信号生成测量脉冲信号包括：

利用所述1588时钟信号生成测量脉冲信号；

采集所述测量脉冲信号，并计算当前工作信号与所述测量脉冲信号的相位差；

根据所述相位差调整所述测量脉冲信号的相位；