[发明专利]数据传输电路、方法及存储装置

说明书

本申请涉及一种数据传输电路、方法及存储装置，所述数据传输电路包括延迟模块及模式寄存器数据处理单元，延迟模块用于自接收模式寄存器读命令时刻起，延迟第一预设时间后，生成延迟读命令；模式寄存器数据处理单元与所述延迟模块连接，用于响应所述模式寄存器读命令从模式寄存器读出设置参数，以及还用于响应所述延迟读命令而输出所述设置参数。本申请通过设置第一预设时间能够控制响应模式寄存器读命令读出设置参数的时间，与响应阵列区数据读命令读出阵列区数据的时间匹配。

技术领域

本申请涉及集成电路领域，特别是涉及一种数据传输电路、方法及存储装置。

背景技术

半导体存储装置通常包括存储阵列区和外围电路区，其中，存储阵列区设置有包括多个存储单元的存储单元阵列，外围电路区设置有控制读写的控制电路和用于存储设置参数的模式寄存器。存储在模式寄存器中的设置参数可以通过发出模式寄存器读命令读出。如果能够设置响应模式寄存器读命令读出设置参数的传输路径，与响应阵列区数据读命令读出阵列区数据的传输路径共用一数据发送通道，将数据准确地经由半导体存储装置的数据终端输出，能够有效减小数据传输电路占用空间的面积。

然而，对于特定类型的半导体存储装置来说，其内部工作电路的工作参数基本确定，且确定的功能单元电路一般需满足对应的标准，以满足客户定制化及批量化生产的要求。如何在满足特定类型的半导体存储装置的工作参数需求的前提下，设置响应模式寄存器读命令读出设置参数的时间，与响应阵列区数据读命令读出阵列区数据的时间匹配，以实现响应模式寄存器读命令读出设置参数的传输路径，与响应阵列区数据读命令读出阵列区数据的传输路径共用一数据发送通道，成为设计特定类型半导体存储装置中数据传输电路的过程中亟待解决的技术难题之一。

发明内容

基于此，有必要针对上述背景技术中的技术问题提供一种数据传输电路、方法及存储装置，能够在满足特定类型半导体存储装置的工作参数需求的前提下，设置响应模式寄存器读命令读出设置参数的时间，与响应阵列区数据读命令读出阵列区数据的时间匹配。

为了实现上述目的及其他目的，本申请的一方面提供了一种数据传输电路，包括延迟模块及模式寄存器数据处理单元，延迟模块用于自接收模式寄存器读命令时刻起，延迟第一预设时间后，生成延迟读命令；模式寄存器数据处理单元与所述延迟模块连接，用于响应所述模式寄存器读命令从模式寄存器读出设置参数，以及还用于响应所述延迟读命令而输出所述设置参数。

于上述实施例中的数据传输电路中，通过设置延迟模块自接收模式寄存器读命令时刻起，延迟第一预设时间后，生成延迟读命令，使得模式寄存器数据处理单元响应所述模式寄存器读命令从模式寄存器读出设置参数，并响应所述延迟读命令而输出所述设置参数，从而使得响应模式寄存器读命令读出设置参数的时间，与响应阵列区数据读命令读出阵列区数据的时间匹配，实现响应模式寄存器读命令读出设置参数的传输路径，与响应阵列区数据读命令读出阵列区数据的传输路径共用一数据发送通道，以减小数据传输电路占用面积。

在其中一个实施例中，所述延迟模块包括第一延迟单元、第二延迟单元及第三延迟单元，第一延迟单元用于自接收所述模式寄存器读命令时刻起，延迟第二预设时间后，生成第一延迟读命令；第二延迟单元与所述第一延迟单元的输出端连接，用于自接收所述第一延迟读命令时刻起，延迟第三预设时间后，生成第二延迟读命令，所述第三预设时间与列选择控制模块的操作延迟相等；第三延迟单元与所述第二延迟单元的输出端及所述模式寄存器数据处理单元的输入端均连接，用于自接收所述第二延迟读命令时刻起，延迟第四预设时间后，生成所述延迟读命令；其中，所述第二预设时间、所述第三预设时间及所述第四预设时间之和，与所述第一预设时间相等。