[发明专利]多通道多相多速率适配FIR数字滤波处理架构

权利要求书

1.一种多通道多相多速率适配FIR数字滤波处理架构，包括：提供系统同步时钟的时钟源单元，并行连接在时钟源单元与并行FIR滤波单元之间的信号分相单元和FIR滤波器系数配置单元，以及并行FIR滤波单元连接的延时求和单元，其特征在于：时钟源单元将同步时钟f_clk提供给信号分相单元和FIR滤波器系数配置单元，对数据进行预处理；分相单元对多通道输入信号进行分相操作，根据分相数sPath和输入信号数据采样率fs，对分相数据进行处理；FIR滤波器系数配置单元对FIR滤波器系数进行配置输出滤波器系数；并行FIR滤波单元根据信号分相单元输出的分相信号和分相相数，以及FIR滤波器系数配置单元给出的FIR滤波器系数，进行多相并行滤波处理；延时求和单元在选通单元作用下，利用并行FIR滤波单元当前的多相滤波并行技术，分别对滤波处理过程中输出的信号进行延时求和处理，输出多相多速率适配滤波结果；延时求和单元在信号输入与延时器D之间添加选通器，把输入端两个串联通道上的延时器D之间并联乘法器和加法器作为并联回路输出1，并联回路输出1延时器D通过选通1串联两个延时器D，每个延时器D输出端并联乘法器和加法器，加法器上的选通1通过顺次串联的三个加法器组成并联回路输出2，并联回路输出2的延时器D通过选通2输出端与并联乘法器和加法器与两个加法器之间的通道2并联，以后端并联乘法器和加法器…通道N并联乘法器和加法器组成输出并联回路输出N。

2.如权利要求1所述的多通道多相多速率适配FIR数字滤波处理架构，其特征在于：信号分相单元输入信号支持多路输入，路数与相数的乘积满足≤通道数，输出的分相信号和分相数sPath＝f_s/f_clk，将一路输入信号按相分配至sPath数量的通道内。

3.如权利要求1所述的多通道多相多速率适配FIR数字滤波处理架构，其特征在于：FIR滤波器系数配置单元在FIR滤波器系数配置中，根据分相数sPath，配置FIR滤波器系数，令原始FIR滤波器系数为[h(1),h(2),h(3),...,h(N)]，将该FIR滤波器系数分为分相数sPath相，重组为实际使用的滤波器系数H。

4.如权利要求1所述的多通道多相多速率适配FIR数字滤波处理架构，其特征在于：在信号输出与加法器之间添加选通单元的选通器，输出通道数N为所有相数的最小公倍数，延时器D的个数由滤波器阶数决定，信号输入与延时器D之间的选通器根据信号相数选择输入信号或延时器D的输出作为下一延时器D的输入，输出通道与加法器之间的选通器根据信号相数0或选择加法器的输出作为下一加法器的输入；实际使用中延时器D的个数根据实际情况进行增减，滤波器的输入信号由信号分相单元给出；滤波器的系数由FIR滤波器系数配置单元给出乘法器的因子。

5.如权利要求1所述的多通道多相多速率适配FIR数字滤波处理架构，其特征在于：在延时求和处理中，延时求和单元根据相数sPath进行对滤波器输出信号进行延时与求和采用如下计算公式计算的相数sPath对并行FIR滤波单元的输出信号Y₁至Y_n：

式中,n＝相数sPath，上式等号右侧为计算公式，y_ji表示并行FIR滤波处理单元中第i个滤波器的第j路输出信号，D(·)表示对信号进行一个快拍的延时。

6.如权利要求1所述的多通道多相多速率适配FIR数字滤波处理架构，其特征在于：延时求和处理：延时求和单元根据相数sPath对并行FIR滤波单元的输出信号进行延时求和处理得到最终的输出信号。