[发明专利]进行集成电路的自动化设计的方法

说明书

本发明提供进行集成电路的自动化设计的系统及方法。在实施例中，接收集成电路设计文件，所述集成电路设计文件规定逻辑元件。对共享共用输入信号的多个逻辑元件进行识别。确定所述多个逻辑元件中的每一者包括一系列晶体管。在作出所述确定之后，通过以下操作修改集成电路设计：识别用于逻辑元件中的第一逻辑元件的第一晶体管及第二晶体管；识别用于逻辑元件中的第二逻辑元件的第一晶体管及第二晶体管；删除第二逻辑元件的第二晶体管；以及将第二逻辑元件的第一晶体管的输出路由到第一逻辑元件的第二晶体管的输入。将经修改的集成电路设计存储在非暂时性计算机可读介质中。

技术领域

本发明的实施例是有关于一种进行集成电路的自动化设计的方法。

背景技术

电子设计自动化(Electronic Design Automation，EDA)及相关工具使得能够进行复杂集成电路的高效设计，所述复杂集成电路可具有极大数目(例如，数千个、数百万个、数十亿个或更多个)的组件。对于现今的集成电路来说，如果可能的话，手动规定所有这些组件(例如，实施期望逻辑的晶体管排列、晶体管类型、信号路由)的特性及布置将极其耗时并且昂贵。现今的EDA工具利用胞元来促进不同的抽象级别的电路设计。EDA上下文中的胞元是软件中电子电路的示意图或物理布局内的组件的抽象表示。可使用胞元在抽象的逻辑层处设计电路，接着可使用与这些胞元相关联的较低级别规定(例如，晶体管排列、信号路由)来实施这些电路。

发明内容

本发明实施例提供一种进行集成电路的自动化设计的方法，包括接收集成电路设计文件，所述集成电路设计文件规定逻辑元件；对共享共用输入信号的多个逻辑元件进行识别；确定所述多个逻辑元件中的每一者包括一系列晶体管；在作出所述确定之后，通过以下操作自动地修改所述集成电路设计：识别用于所述逻辑元件中的第一逻辑元件的第一晶体管及第二晶体管；识别用于所述逻辑元件中的第二逻辑元件的第一晶体管及第二晶体管；删除所述第二逻辑元件的所述第二晶体管；以及将所述第二逻辑元件的所述第一晶体管的输出路由到所述第一逻辑元件的所述第二晶体管的输入；以及将经修改的所述集成电路设计存储在非暂时性计算机可读介质中。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是绘示出根据示例性实施例的电子电路设计引擎的方块图。

图2是绘示出根据示例性实施例的电路设计引擎的模块的方块图。

图3绘示出根据实施例的具有局部共用输入的标准胞元门阵列的实例的逻辑表示。

图4是绘示出根据本公开实施例的标准胞元数据记录的图。

图5是绘示出实施例中的电路分析及修改引擎的示例性操作的图。

图6是绘示出在本公开的实施例中对集成电路设计进行修改的电路合成器的图。

图7是绘示出根据本公开实施例的用于电路修改的标准胞元实施方案的候选项的实例的图。

图8是绘示出根据本公开实施例的用于识别集成电路设计的可置换区段的示例性算法的流程图。

图9是绘示出根据实施例的进行集成电路的自动化设计的方法的流程图。

图10是绘示出根据实施例的用于优化电路设计的方法的流程图。

图11A、图11B及图11C绘示出用于实施本文中所述的用于在实施例中设计集成电路的方法的示例性系统。

具体实施方式