[发明专利]三维集成电路封装件及其形成方法

说明书

提供3D IC封装件及其形成方法。该3D IC封装件包括：第一IC管芯，包括位于第一IC管芯的背侧处的第一衬底；第二IC管芯，堆叠在第一IC管芯的背侧处并且面向第一衬底；TSV，穿过第一衬底并且电连接第一IC管芯和第二IC管芯，该TSV具有TSV单元，该TSV单元包括围绕TSV的TSV单元边界；以及保护模块，在第一衬底中制造，其中，保护模块电连接至TSV，并且保护模块位于TSV单元内。

技术领域

本发明的实施例涉及三维集成电路封装件及其形成方法。

背景技术

半导体集成电路(IC)行业经历了快速的增长。IC材料和设计的技术进步已经产生了多代IC，其中每一代都具有比前一代更小和更复杂的电路。然而，这些进步增加了IC处理和制造的复杂性，并且为了要实现这些进步，需要IC处理和制造中的类似发展。在IC演化的主流过程中，功能密度(即，每个芯片面积的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺制造的最小组件)减小。然而，这种主流演化需要遵循摩尔定律，对设施建设进行巨额投资。因此，一直需要开发具有更低功耗、更好性能、更小芯片面积和更低成本的IC。

发明内容

本发明的实施例提供了一种三维(3D)集成电路(IC)封装件，包括：第一集成电路管芯，所述第一集成电路管芯包括位于所述第一集成电路管芯的背侧处的第一衬底；第二集成电路管芯，堆叠在所述第一集成电路管芯的背侧处并且面向所述第一衬底；衬底通孔(TSV)，穿过所述第一衬底并且电连接所述第一集成电路管芯和所述第二集成电路管芯，所述衬底通孔具有衬底通孔单元，所述衬底通孔单元包括围绕所述衬底通孔的衬底通孔单元边界；以及保护模块，在所述第一衬底中制造，其中，所述保护模块电连接至所述衬底通孔，并且所述保护模块位于所述衬底通孔单元边界内。

本发明的另一实施例提供了一种三维(3D)集成电路(IC)封装件，包括：第一集成电路管芯，所述第一集成电路管芯包括位于所述第一集成电路管芯的背侧处的第一衬底；第二集成电路管芯，堆叠在所述第一集成电路管芯的前侧处；混合接合(HB)结构，接合所述第一集成电路管芯和所述第二集成电路管芯，所述混合接合结构具有围绕所述混合接合结构的混合接合区域；以及保护模块，在所述第一衬底中制造，其中，所述保护模块电连接至所述混合接合结构，并且所述保护模块位于所述混合接合区域内。

本发明的又一实施例提供了一种形成三维集成电路封装件的方法，包括：提供第一集成电路管芯，所述第一集成电路管芯包括位于所述第一集成电路管芯的背侧处的第一衬底；穿过所述第一衬底制造衬底通孔(TSV)，所述衬底通孔具有衬底通孔单元，所述衬底通孔单元包括围绕所述衬底通孔的衬底通孔单元边界；在所述第一衬底中制造保护模块，其中，所述保护模块电连接至所述衬底通孔，并且所述保护模块位于所述衬底通孔单元边界内；提供第二集成电路管芯，所述第二集成电路管芯位于所述第一集成电路管芯的背侧处并且面向所述第一衬底；以及将所述第二集成电路管芯接合至所述第一集成电路管芯的背侧，所述第一集成电路管芯和所述第二集成电路管芯通过所述衬底通孔电连接。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。另外，附图是说明性的，作为本发明的实施例的示例，而不旨在进行限制。

图1是示出根据一些实施例的3D IC封装件的示意图。

图2是根据一些实施例的图1的示例3D IC封装件的截面图。

图3是根据一些实施例的位于图2的IC管芯的背侧处的TSV单元的截面图。

图4是示出根据一些实施例的图3的TSV单元的图。

图5是示出根据一些实施例的另一TSV单元的图。

图6是示出根据一些实施例的具有背侧路由的图3的TSV单元的截面图。