[发明专利]形成半导体器件的方法和半导体结构

说明书

一种方法包括提供了一种结构，该结构具有从衬底延伸的两个鳍和与该鳍相邻的隔离结构；在隔离结构的上方和鳍的顶部和侧壁上方形成覆盖层；使用覆盖层作为蚀刻掩模使隔离结构凹进以暴露衬底；在使隔离结构凹进之后，在衬底、隔离结构和覆盖层上方沉积密封层；在密封层上方和两个鳍之间形成牺牲塞；并且在牺牲塞上方沉积介电顶部覆盖件并且横向地在两个鳍之间。根据本申请的其他实施例，还提供了形成半导体器件的方法。

技术领域

本申请的实施例涉及形成半导体器件的方法和半导体结构。

背景技术

电子工业对越来越小并且速度更快的电子设备的需求不断增长，这些电子设备同时能够支持越来越多的日益复杂的功能。为了满足这些需求，在集成电路(IC)工业中存在制造低成本、高性能和低功耗IC的持续不断的趋势。迄今为止，通过减小IC尺寸(例如，最小的IC部件尺寸)，从而提高了生产效率并降低了相关成本，在很大程度上实现了这些目标。然而，这种按比例缩放也增加了IC制造工艺的复杂性。感兴趣的领域之一是如何在高度集成的IC中隔离相邻的金属栅电极以及如何隔离相邻的源极/漏极。

发明内容

根据本申请的实施例，提供了一种形成半导体器件的方法，包括:提供一种结构，结构具有从衬底延伸的两个鳍和与鳍的底部部分相邻的隔离结构；在隔离结构上方和鳍的顶部和侧壁上方形成覆盖层；使用覆盖层作为蚀刻掩模使隔离结构凹进以暴露衬底；在使隔离结构凹进之后，在衬底、隔离结构和覆盖层上方沉积密封层；在密封层上方和两个鳍之间形成牺牲塞；以及沉积位于牺牲塞上方以及横向地位于两个鳍之间的介电顶部覆盖件。

根据本申请的另一个实施例，提供了一种形成半导体器件的方法，包括：提供一种结构，结构具有从衬底延伸的两个鳍以及与鳍的底部部分相邻的隔离结构，其中鳍中的每个包括交替地彼此堆叠的第一半导体层和第二半导体层；在隔离结构上方和鳍的顶部和侧壁上方形成覆盖层；使用覆盖层作为蚀刻掩模使隔离结构凹进以暴露衬底；

在衬底、隔离结构和覆盖层上方形成密封层；形成填充两个鳍的相对侧壁上方的密封层之间的空间的牺牲塞，其中牺牲塞的顶表面在第一半导体层的最顶层下面；在牺牲塞上方沉积介电顶部覆盖件；以及在介电顶部覆盖件和密封层上方形成高-k介电帽，从而形成包括密封层、介电顶部覆盖件和高-k介电帽的介电鳍。

根据本申请的又一个实施例，提供了一种半导体结构，包括：电源轨；介电层，位于电源轨上方；两个源极/漏极部件，位于介电层上方；通孔结构，延伸穿过介电层并且将源极/漏极部件中的一个电连接至电源轨；以及介电鳍，横向地设置在两个源极/漏极部件之间，其中介电鳍包括位于源极/漏极部件的侧壁上方的两个密封介电部件；位于密封介电部件的底部部分之间的介电底部覆盖件；位于密封介电部件的顶部部分之间的介电顶部覆盖件；以及由密封介电部件、介电底部覆盖件和介电顶部覆盖件包围的气隙，其中通孔结构的顶表面在介电底部覆盖件的顶表面之上。

本申请的实施例提供了具有气隙和背面自对准接触件的介电鳍。

附图说明

当结合附图进行阅读时，根据下面详细的描述中可以更好地理解本公开。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减小。

图1A、图1B、图1C和图1D示出了根据本公开的各个方面的形成具有背面电源轨和背面自对准通孔的半导体器件的方法的流程图。