[发明专利]一种输入输出IO模组及相关设备

权利要求书

1.一种输入输出IO模组，其特征在于，包括连接器和级联器，其中：

所述连接器包括第一连接器和第二连接器，所述第一连接器和所述第二连接器各包括x个管脚pin，所述第一连接器和所述第二连接器用于连接所述中央处理器CPU主板；

所述级联器包括第一级联器和第二级联器，所述第一级联器和所述第二级联器各包括y个pin，所述第一级联器的y个pin分别连接所述第一连接器的(x-a)个pin和所述第二连接器的(x-a)个pin，所述第一级联器的y个pin中第i个pin悬空，所述第二级联器的y个pin中第j个pin接地，所述第一级联器的y个pin中除第i个pin以外的pin与所述第二级联器的y个pin中除第j个pin以外的pin一一对应连接，所述第一级联器的y个pin和所述第二级联器的y个pin的状态用于CPU主板识别所述IO模组的位置；

其中，a为等于0或者大于0的整数，x为大于a的整数，i和j均为整数，i不等于j。

2.根据权利要求1所述的IO模组，其特征在于，a为大于0的整数；

所述第一连接器的x个pin中的a个pin用于接地或悬空，所述第二连接器的x个pin中的a个pin用于接地或悬空，所述第一连接器的所述a个pin和所述第二连接器的所述a个pin的状态用于CPU主板识别所述IO模组的模组类型。

3.根据权利要求2所述的IO模组，其特征在于，

所述第一连接器的所述a个pin在所述第一连接器的x个pin中的位置，与所述第二连接器的所述a个pin在所述第二连接器的x个pin中的位置相同。

4.根据权利要求1-3任一项所述的IO模组，其特征在于，所述第一级联器的y个pin的排布方式与所述第二级联器的y个pin的排布方式相同。

5.根据权利要求1-4任一项所述的IO模组，其特征在于，所述IO模组为第一IO模组，所述第一IO模组的第一级联器的y个pin用于与第二IO模组的第二级联器的y个pin一一对应连接，其中，所述第二IO模组的结构与所述第一IO模组的结构相同。

6.根据权利要求1-5任一项所述的IO模组，其特征在于，所述IO模组为第一IO模组，所述第一IO模组的第二级联器的y个pin用于与第三IO模组的第一级联器的y个pin一一对应连接，其中，所述第三IO模组的结构与所述第一IO模组的结构相同。

7.根据权利要求1-6任一项所述的IO模组，其特征在于，y＝2*(x-a)。

8.一种设备，其特征在于，包括第一输入输出IO模组和中央处理器CPU主板，其中：

所述第一IO模组包括连接器和级联器；

所述连接器包括第一连接器和第二连接器，所述第一连接器和所述第二连接器各包括x个管脚pin；

所述CPU主板的两个不同的连接器分别连接所述第一连接器和所述第二连接器；

所述级联器包括第一级联器和第二级联器，所述第一级联器和所述第二级联器各包括y个pin，所述第一级联器的y个pin分别连接所述第一连接器的(x-a)个pin和所述第二连接器的(x-a)个pin，所述第一级联器的y个pin中第i个pin悬空，所述第二级联器的y个pin中第j个pin接地，所述第一级联器的y个pin中除第i个pin以外的pin与所述第二级联器的y个pin中除第j个pin以外的pin一一对应连接，所述第一级联器的y个pin和所述第二级联器的y个pin的状态用于CPU主板识别所述IO模组的位置；

其中，a为等于0或者大于0的整数，x为大于a的整数，i和j均为整数，i不等于j。

9.根据权利要求8所述的设备，其特征在于，a为大于0的整数；

所述第一连接器的x个pin中的a个pin用于接地或悬空，所述第二连接器的x个pin中的a个pin用于接地或悬空，所述第一连接器的所述a个pin和所述第二连接器的所述a个pin的状态用于CPU主板识别所述IO模组的模组类型。