[发明专利]用于高压电路的高精度低压偏置产生电路

权利要求书

1.用于高压电路的高精度低压偏置产生电路，其特征是包括：启动电路、模拟电路模块低压供电产生电路、数字电路模块低压供电产生电路、自偏置带隙基准电压产生电路、偏置信号产生电路、参考电压产生电路和n个相同的参考电压缓冲输出电路；

所述启动电路、模拟电路模块低压供电产生电路和数字电路模块低压供电产生电路采用相同的高压电源VCC；所述自偏置带隙基准电压产生电路、偏置信号产生电路、参考电压产生电路和n个相同的参考电压缓冲输出电路采用相同的低压模拟电源AVCC；所述模拟电路模块低压供电产生电路根据高压电源VCC产生低压模拟电源AVCC，所述数字电路模块低压供电产生电路根据高压电源VCC产生低压数字电源DVDD；所述偏置信号产生电路产生参考电压产生电路和n个相同的参考电压缓冲输出电路所需要的所有配置信号；

所述自偏置带隙基准电压产生电路输出带隙基准电压Vref到参考电压产生电路，参考电压产生电路根据带隙基准电压Vref产生n种参考电压，所述n种参考电压为大小不相等的第一参考电压Vr1、第二参考电压Vr2、第k参考电压Vrk、第n参考电压Vrn；

所述n种参考电压分别输入到n个参考电压缓冲输出电路，并得到有较大驱动能力的n种输出参考电压，即第一参考电压Vr1进入第一参考电压缓冲输出电路得到第一输出参考电压Vro1，第二参考电压Vr2进入第二参考电压缓冲输出电路得到第二输出参考电压Vro2，第k参考电压Vrk进入第k参考电压缓冲输出电路得到第k输出参考电压Vrok，第n参考电压Vrn进入第n参考电压缓冲输出电路得到第n输出参考电压Vron；

其中，n为大于2的任意正整数，k为小于n的任意正整数；

所述模拟电路模块低压供电产生电路包括：NPN三极管Q1、电阻R10、电阻R11、电阻R12、NMOS管M11、NMOS管M14、NMOS管M15、NMOS管M18、PMOS管M12、PMOS管M13、PMOS管M16、PMOS管M17和电容C11；

其中，所述NMOS管M11、NMOS管M14、NMOS管M15、NMOS管M18均为高压MOS管，所述PMOS管M12、PMOS管M13、PMOS管M16和PMOS管M17均为低压MOS管；所述高压MOS管指源漏耐压大于10V的MOS管，所述低压MOS管指源漏耐压小于7V的MOS管；

电阻R10的下端连接NMOS管M11的栅极和漏极，还连接到NMOS管M14和NMOS管M15栅极；NMOS管M11的源极连接到NPN三极管Q1的集电极和基极；PMOS管M12的漏极和栅极相连，还连接到PMOS管M13的源极和PMOS管M17的栅极；PMOS管M13的漏极和栅极相连，还连接到NMOS管M14的漏极和PMOS管M16的栅极；NMOS管M14的源极连接到电阻R11的上端，NMOS管M15的源极连接到电阻R12的上端；PMOS管M16的漏极连接到NMOS管M15的漏极，PMOS管M16的源极连接到PMOS管M17的漏极和NMOS管M18的栅极；

NMOS管M18的源极连接到电容C11的上端，还作为低压模拟电源AVCC的输出节点；电阻R10的上端、PMOS管M12的源极、PMOS管M17的源极和NMOS管M18的漏极同时连接高压电源VCC；NPN三极管Q1的发射极、电阻R11的下端、电阻R12的下端和电容C11的下端同时连接到地电压GND；

所述自偏置带隙基准电压产生电路包括：第三十一高压NMOS管M31、第三十二PMOS管M32、第三十三高压PMOS管M33、第三十四高压NMOS管M34、第三十五高压NMOS管M35、第三十六PMOS管M36、第三十七高压PMOS管M37、第三十八高压NMOS管M38、第三十九高压NMOS管M39、第三十一电阻R31、第三十二电阻R32、第三十三电阻R33、第三十四电阻R34、第三十五电阻R35、第三十六电阻R36、第三十七电阻R37、第三十八电阻R38、第三十一晶体管Q31、第三十二晶体管Q32、第三十三晶体管Q33、第三十四晶体管Q34、第三十五晶体管Q35以及第三十一电容C31；其中，高压NMOS管和高压PMOS管均属于高压MOS管；

所述第三十一高压NMOS管M31的栅极连接第三十一高压NMOS管M31的漏极、第三十四高压NMOS管M34的栅极以及第三十一电阻R31的下端；第三十一高压NMOS管M31的源极连接到第三十一晶体管Q31的基极和集电极；第三十一电阻R31的上端连接到第三十二PMOS管M32的源极、第三十六PMOS管M36的源极、第三十七电阻R37的上端，同时连接到芯片内部电源电压VCCL；第三十一晶体管Q31的发射极连接第三十二电阻R32的下端、第三十二晶体管Q32的发射极、第三十三晶体管Q33的发射极、第三十四晶体管Q34的发射极、第三十五晶体管Q35的发射极以及第三十八电阻R38的下端，并同时连接到地电压GND；第三十二PMOS管M32的栅极连接到第三十二PMOS管M32的漏极、第三十三高压PMOS管M33的源极和第三十六PMOS管M36的栅极；第三十三高压PMOS管M33的栅极连接到第三十三高压PMOS管M33的漏极、第三十四高压NMOS管M34的漏极、第三十五高压NMOS管M35的漏极、第三十七高压PMOS管M37的栅极；第三十四高压NMOS管M34的源极连接到第三十二电阻R32的上端、第三十五电阻R35的上端；第三十五高压NMOS管M35的栅极连接到第三十八高压NMOS管M38的栅极、第三十八高压NMOS管M38的漏极、第三十七高压PMOS管M37的漏极、第三十九高压NMOS管M39的栅极和第三十一电容C31的上端；第三十五高压NMOS管M35的源极连接到第三十二晶体管Q32的集电极；第三十二晶体管Q32的的基极连接到第三十五晶体管Q35的基极、第三十四电阻R34的右端和第三十六电阻R36的下端；第三十六PMOS管M36的漏极连接到第三十七高压PMOS管M37的源极；第三十八高压NMOS管M38的源极连接到第三十三晶体管Q33的集电极；第三十三晶体管Q33的栅极连接到第三十一电容C31的下端、第三十四晶体管Q34的集电极和第三十三电阻R33的左端；第三十四晶体管Q34的栅极连接到第三十五晶体管Q35的集电极和第三十四电阻R34的左端；第三十三电阻R33右端连接到第三十五电阻R35的下端和第三十六电阻R36的上端；第三十七电阻R37的下端连接到第三十九高压NMOS管M39的漏极；第三十九高压NMOS管M39的源极连接到第三十八电阻R38的上端，并同时作为基准电压Vref输出节点；

所述参考电压缓冲输出电路包括：第七十一PMOS管M71、第七十二PMOS管M72、第七十三PMOS管M73、第七十六PMOS管M76、第七十七PMOS管M77、第七一零PMOS管M710、第七十四NMOS管M74、第七十五NMOS管M75、第七十八NMOS管M78、第七十九NMOS管M79、第七一一NMOS管M711、第七十一电阻R71、第七十二电阻R72、第七十三电阻R73和第七十四电阻R74；

其中，第七十一PMOS管M71和第七一零PMOS管M710的栅极连接到第七偏置电压Vb7；第七十一PMOS管M71的漏极同时连接到第七十二PMOS管M72和第七十三PMOS管M73的源极；第七十三PMOS管M73的栅极连接到输入参考电压Vr1；第七十二PMOS管M72的栅极连接到输出反馈信号Vf；第七十四NMOS管M74的漏极和栅极同时连接到第七十八NMOS管M78的栅极和第七十二PMOS管M72的漏极；第七十五NMOS管M75的漏极和栅极同时连接到第七十九NMOS管M79的栅极和第七十三PMOS管M73的漏极；第七十八NMOS管M78的漏极连接到第七十六PMOS管M76的漏极和栅极，还连接到第七十七NMOS管M77的栅极；第七十九NMOS管M79的漏极连接到第七十七NMOS管M77的漏极和第七一一NMOS管M711的栅极；第七一零PMOS管M710的漏极和第七一一NMOS管M711的漏极相连，并连接到第七十一电阻R71的上端；第七十一电阻R71的下端连接到第七十二电阻R72上端，并作为正端参考电平Vro1p的输出节点；第七十二电阻R72的下端连接到第七十三电阻R73的上端，还作为输出反馈信号Vf的输出节点；第七十三电阻R73的下端连接到第七十四电阻R74的上端，还作为负端参考电平Vro1n的输出节点；第七十一PMOS管M71、第七十六PMOS管M76、第七十七PMOS管M77和第七一零PMOS管M710的源极同时连接到电源电压VDD；第七十四NMOS管M74、第七十五NMOS管M75、第七十八NMOS管M78、第七十九NMOS管M79和第七一一NMOS管M711的源极，同时连接到第七十四电阻R74下端，并同时连接到地电压GND；所述正端参考电平Vro1p和负端参考电平Vro1n中任意一种电压均可以作为参考电压缓冲输出电路的输出参考电压。