[发明专利]一种SRAM电磁抗扰度的片上测量方法和系统

权利要求书

1.一种SRAM电磁抗扰度的片上测量方法，其特征在于，包括以下步骤：

S1：在SRAM所处的芯片设计时，在芯片片内加入功能测试模块和电磁干扰检测模块；

S2：所述功能测试模块包括MBIST故障检测子模块和EMI测试子模块，MBIST故障检测子模块用于检测SRAM在生产制造过程中的固有故障，EMI测试子模块用于产生SRAM的测试向量以及检测SRAM受干扰失效情况并提供反馈信号至电磁干扰检测模块中，控制电磁干扰检测模块的工作状态；

S3：将相同的正弦波干扰注入到SRAM和电磁干扰检测模块中，当电磁干扰检测模块接收到所述反馈信号时，所述电磁干扰检测模块将干扰幅值转换成周期信号输出至芯片片外；

S4：在芯片片外比较有正弦波干扰注入时电磁干扰检测模块输出信号的频率和无正弦波干扰注入时电磁干扰检测模块输出信号的频率，得到SRAM电磁抗扰度。

2.根据权利要求1所述的SRAM电磁抗扰度的片上测量方法，其特征在于，所述功能测试模块中的EMI测试子模块，用于产生SRAM读、写操作的测试向量，并且判断SRAM失效情况。

3.根据权利要求2所述的SRAM电磁抗扰度的片上测量方法，其特征在于，所述功能测试模块在每次SRAM读或写操作完成到最后一个地址位置时，提供一个反馈信号。

4.根据权利要求1所述的SRAM电磁抗扰度的片上测量方法，其特征在于，所述电磁干扰检测模块包括第一门控环形振荡器、分频器和时间数字转换器，其中：

所述第一门控环形振荡器的控制端与所述功能测试模块的反馈信号连接，所述第一门控环形振荡器的电源端与所述正弦波干扰连接，所述第一门控环形振荡器的输出端与分频器的输入端连接，所述分频器的输出端与时间数字转换器的输入端连接，所述时间数字转换器将周期时间测量转换为数字量输出。

5.根据权利要求4所述的SRAM电磁抗扰度的片上测量方法，其特征在于，所述第一门控环形振荡器包括若干非门，所述若干非门首尾连接，形成环形电路，所述非门由所述功能测试模块的反馈信号控制开关状态，所述若干非门的输出端均与反相器负载连接，反相器负载的另一端与分频器的输入端连接。

6.根据权利要求5所述的SRAM电磁抗扰度的片上测量方法，其特征在于，所述时间数字转换器包括第二门控环形振荡器和触发器阵列，其中所述分频器的输出端与所述触发器阵列的输入端连接，所述第二门控环形振荡器的控制端与所述功能测试模块的反馈信号连接，所述第二门控环形振荡器中各个非门的输出与所述触发器阵列连接，所述第二门控环形振荡器还与计数器连接。

7.根据权利要求6所述的SRAM电磁抗扰度的片上测量方法，其特征在于，还包括步骤S5：

SRAM电磁干扰测试中还加入了SRAM内部关键信号延时检测模块，所述SRAM内部关键信号延时检测模块检测SRAM内部的关键信号Ctrl相对于时钟信号CLK的延时信息。

8.根据权利要求7所述的SRAM电磁抗扰度的片上测量方法，其特征在于，所述SRAM内部关键信号延时检测模块包括鉴相器、多路选择器、译码器和延时单元链，其中：

所述延时单元链包括若干个时延单元，所述若干个时延单元连接形成长链，所述时钟信号CLK与第一个时延单元的输入端连接，所述若干个时延单元的输出端还与所述多路选择器连接，所述多路选择器接收译码器的控制，选择其中一个时延单元的输出输入至所述鉴相器中；

所述鉴相器还与所述SRAM内部的关键信号Ctrl连接，所述鉴相器输出SRAM内部的关键信号Ctrl和时钟信号CLK的延时信息。