[发明专利]一种分数阶耦合忆阻混沌电路

权利要求书

1.一种分数阶耦合忆阻混沌电路，其特征在于，由一个带有分数阶电容的耦合忆阻器模块和一个带有分数阶电容的混沌电路模块连接构成；

所述带有分数阶电容的耦合忆阻器模块包括乘法器M1～M7、放大器U1～U8、电阻R₀～R₄、电阻R₁₀～R₂₆、分数阶电容

电阻R₀的输出端与放大器U4的反向输入端相连接；电阻R₁的输入端与乘法器M6的输入端及放大器U6的输出端相连接，电阻R₁的输出端与放大器U4的反向输入端相连接；电阻R₂的输入端与放大器U8的输出端相连接，电阻R₂的输出端与放大器U4的反向输入端相连接；电阻R₃的输入端与放大器U3的输出端相连接，电阻R₃的输出端与放大器U4的反向输入端相连接；电阻R₄的输入端连接反向电压u₁，电阻R₄的输出端与放大器U4的反向输入端相连接；放大器U4的正向输入端接地，放大器U4的输出端接电阻R₂₀的输入端及分数阶电容的输出端，分数阶电容的输入端接放大器U4的反向输入端；电阻R₂₀的输出端接放大器U5的反向输入端，放大器U5的正向输入端接地，放大器U5的输出端接电阻R₂₁的输出端，电阻R₂₁的输入端接放大器U5的反向输入端，放大器U5的输出端接电阻R₂₂的输入端；电阻R₂₂的输出端接放大器U6的反向输入端及电阻R₂₃的输入端，放大器U6的输出端接电阻R₂₃的输出端，以及电阻R₁的输入端及乘法器M1的输入端；乘法器M1的另一个输入端同样接放大器U6的输出端，乘法器M1的输出端接乘法器M2,M3的输入端，乘法器M2的另一个输入端接放大器U7的输出端及乘法器M4的输入端，乘法器M2的输出端接电阻R₁₀的输入端；乘法器M3的另一个输入端接放大器U6的输出端，乘法器M3的输出端接电阻R₁₁的输入端；放大器U7的反向输入端接电阻R₂₄的输出端及电阻R₂₅的输入端，放大器U7的正向输入端接地；乘法器M4的输入端均接放大器U7的输出端，乘法器M4的输出端接乘法器M5的输入端，乘法器M5的另一个输入端接乘法器M1的输入端，乘法器M5的输出端接电阻R₁₂的输入端；电阻R₁₀,R₁₁,R₁₂,R₂₆的输出端均接放大器U8的反向输入端，放大器U8的正向输入端接地，放大器U8的输出端接电阻R₂₆的输出端及电阻R₂的输入端；乘法器M7的一个输入端接反向电压u₄，乘法器M7的另一个输入端接乘法器M6的输入端，乘法器M7的输出端接电阻R₁₈的输入端；乘法器M6的另一个输入端接电阻R₁的输入端，乘法器M6的输出接电阻R₁₆的输入端；电阻R₁₆的输出端及电阻R₁₇输入与放大器U1的反向输入端相连，放大器U1的正向输入端接地，放大器U1的输出端接电阻R₁₃的输入端；电阻R₁₈的输出端及R₁₉的输入端接放大器U2的反向输入端，放大器U2的正向输入端接地，放大器U2的输出端接电阻R₁₄的输入端；电阻R₁₃,R₁₄的输出端及电阻R₁₅的输入端接放大器U3的反向输入端，放大器U3的正向输入端接地，放大器U3的输出接电阻R₁₅的输出端及电阻R₃的输入端；

所述带有分数阶电容的混沌电路模块包括放大器U9～U11，电阻R₅～R₉，电阻R₂₇，电阻R₂₈，分数阶电容分数阶电容

分数阶电容的输入端接放大器U9的反向输入端，分数阶电容的输出端接放大器U9的输出端；电阻R₅的输入端接放大器U11的输出端及电阻R₀的输入端，电阻R₅的输出端接放大器U9的反向输入端；电阻R₆的输入端接反向电压u₂，电阻R₆的输出端接放大器U9的反向输入端；放大器U9的正向输入端接地，放大器U9的输出端连接电阻R₈的输入端；电阻R₇的输入端接放大器U5的输出端，电阻R₇的输出端接放大器U10的反向输入端；电阻R₈的输入端接放大器U9的输出端，电阻R₈的输出端接放大器U10的反向输入端；电阻R₉的输入端接反向电压u₃，电阻R₉的输出端接放大器U10的反向输入端；放大器U10的正向向输入端接地，放大器U10的输出端接电阻R₂₇的输入端及分数阶电容的输出端，分数阶电容的输入端接放大器U10的反向输入端；电阻R₂₇的输出端接放大器U11的反向输入端，放大器U11的正向输入端接地，放大器U11的输出端接电阻R₀的输入端以及电阻R₂₈的输出端，电阻R₂₈的输入端接放大器U11的反向输入端。

2.根据权利要求1所述的分数阶耦合忆阻混沌电路，其特征在于，分数阶电容分数阶电容以及分数阶电容分别由串联的五个电阻R_a～R_e，以及分别并联在各电阻上的五个电容C_a～C_e构成。