[发明专利]一种浮空p柱的槽栅超结IGBT

说明书

本发明提供了一种超结IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）器件，其耐压层中的第二导电类型的半导体区浮空并且其槽型栅极结构的底部被重掺杂的第二导电类型的半导体区包围，其具有低导通压降，并且槽型栅极结构底部的重掺杂的第二导电类型的半导体区能显著降低空穴流经槽型栅极结构底部时的碰撞电离，避免击穿电压的降低。

技术领域

本发明属于半导体器件，特别是功率半导体器件。

背景技术

绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，IGBT）是一种中高压功率半导体开关器件。由于导电时体内需要存储大量非平衡载流子来实现耐压层（高阻区）的电导调制，IGBT的关断速度会比单极型功率半导体器件更为缓慢。因此，IGBT存在导通压降与关断功耗的矛盾关系。超结（Superjunction，SJ）是n柱/p柱交替排列的耐压结构，它能使n柱与p柱在较高的掺杂浓度下仍可获得较高的击穿电压，通常应用于单极型功率半导体器件。事实上，超结也可应用于IGBT，帮助IGBT改善导通压降与关断功耗的矛盾关系。当IGBT采用超结耐压结构，在关断过程中n柱/p柱形成的pn结会快速耗尽，关断速度提高（或关断功耗降低）。然而，在普通超结IGBT中，导通态下的n柱和p柱的电导调制效应（或载流子存储效果）较差，这主要是因为p柱容易收集空穴，并快速将收集的空穴抽取到发射极，造成空穴难以在n柱和p柱中得到有效的存储，增加导通压降。如果将p柱浮空，在导通态下空穴进入p柱后流向发射极变得困难，这将抬高p柱电位，抑制p柱收集空穴，从而增强n柱和p柱的电导调制效应，降低导通压降。然而，普通浮空p柱的超结IGBT结构的击穿电压会有所降低。

发明内容

本发明的目的在于提供一种超结绝缘栅双极型晶体管器件，与普通超结IGBT相比，本发明提供的超结IGBT器件可使体内少数载流子存储效应增强，导通压降降低，同时不会降低击穿电压。

参照图3-6，本发明提供一种超结绝缘栅双极型晶体管器件，其元胞结构包括：集电结构（由10和20构成），位于所述集电结构之上的耐压层（由31和32构成），位于所述耐压层之上的第二导电类型的基区（由41和43构成）以及第二导电类型的阱区42，与所述基区至少有部分接触的重掺杂的第一导电类型的发射区44，与所述发射区44、所述基区（由41和43构成）以及所述耐压层（由31和32构成）均接触的用于控制开关的槽型栅极结构（由47和49构成），其特征在于：

所述集电结构（由10和20构成）由第二导电类型的集电区10与第一导电类型的缓冲区20构成，所述缓冲区20的下表面与所述集电区10的上表面相接触；所述集电区10的下表面覆盖有集电极导体1，并通过导线连接至集电极C；

所述耐压层（由31和32构成）由交替排列的第一导电类型的半导体区31与第二导电类型的半导体区32构成，所述超结耐压层中的第一导电类型的半导体区31的侧面与所述超结耐压层中的第二导电类型的半导体区32的侧面相互接触；所述耐压层（由31和32构成）与所述缓冲区20是直接接触或是通过一个第一导电类型的辅助层30间接接触；

所述基区（由41和43构成）的下表面通过一个第一导电类型的载流子存储层33与所述耐压层中的第一导电类型的半导体区31接触；所述基区（由41和43构成）的上表面至少有部分覆盖有发射极导体2，并通过导线连接至发射极E；所述基区（由41和43构成）中有至少一个重掺杂区43与所述发射极导体2直接接触，以便形成欧姆接触；

所述发射区44的上表面覆盖有发射极导体2，并通过导线连接至所述发射极E；

所述阱区42的下表面与所述耐压层中的第二导电类型的半导体区32直接接触；所述阱区42与所述基区（由41和43构成）通过第一种连接发射极的槽型栅极结构（由46和48构成）和/或所述用于控制开关的槽型栅极结构（由47和49构成）相互隔离；